电力模块和适用于电力模块的基板结构

    公开(公告)号:CN112951812A

    公开(公告)日:2021-06-11

    申请号:CN202010730802.3

    申请日:2020-07-27

    发明人: 洪坰国 金永锡

    摘要: 本公开的实施例提供一种适用于电力模块的基板结构。适用于电力模块的基板结构包括上基板和下基板,其中下基板包括:器件区域,多个半导体器件设置在器件区域上;源信号电极,将源信号传输到半导体器件;以及栅信号电极,将栅信号传输到半导体器件,源信号电极和栅信号电极中的一个通过导电柱连接到上基板,并且通过源信号电极和栅信号电极中的一个传输的信号通过上基板传输到半导体器件。

    肖特基势垒二极管及其制造方法

    公开(公告)号:CN104752522B

    公开(公告)日:2019-04-09

    申请号:CN201410484433.9

    申请日:2014-09-19

    摘要: 本发明涉及一种肖特基势垒二极管及其制造方法,该肖特基势垒二极管包括:n‑型外延层,布置在n+型碳化硅基板的第一表面上;第一p+区,布置在n‑型外延层上;n型外延层,布置在n‑型外延层和第一p+区上;第二p+区,布置在n型外延层上,并且与第一p+区相接触;肖特基电极,布置在n型外延层和第二p+区上;以及欧姆电极,布置在n+碳化硅基板的第二表面上,其中第一p+区具有栅格形状,其包括多个垂直部以及将各个垂直部的两端彼此连接的水平部,垂直部包括多个具有类六边形的第一部、多个连接各个第一部的第二部、以及多个连接第一部和水平部的第三部,并且第二部和第三部被定形为类杆状。

    半导体器件的制造方法
    9.
    发明公开

    公开(公告)号:CN104465339A

    公开(公告)日:2015-03-25

    申请号:CN201310757104.2

    申请日:2013-12-27

    IPC分类号: H01L21/04

    摘要: 本发明提供一种半导体器件的制造方法,包括:在n+型碳化硅衬底的第一表面上顺序地形成n-型外延层、p-型外延层、以及n+区域;在n+区域形成缓冲层;在缓冲层的一部分上形成光敏薄膜图案;利用光敏薄膜图案作为掩模对缓冲层蚀刻以形成缓冲层图案,缓冲层图案布置在光敏薄膜图案下方并露出n+区域的一部分;在n+区域的露出部分和光敏薄膜图案上顺序地形成第一金属层和第二金属层;去除缓冲层图案、光敏薄膜图案、第一金属层的第二部分、以及第二金属层的第二部分;利用第一金属层的第一部分和第二金属层的第一部分作为掩模对n+区域的露出部分蚀刻以形成沟槽,其中沟槽穿过n+区域和p-型外延层,形成在n-型外延层上。

    肖特基垫垒二极管及其制造方法

    公开(公告)号:CN103681883A

    公开(公告)日:2014-03-26

    申请号:CN201210570518.X

    申请日:2012-12-25

    发明人: 李钟锡 洪坰国

    IPC分类号: H01L29/872 H01L21/329

    摘要: 本发明涉及肖特基垫垒二极管及其制造方法。一种肖特基势垒二极管,可以包括配置在n+型碳化硅衬底的第一表面上的第一n-型外延层,配置在第一n-型外延层中的第一p+区,配置在第一n-型外延层和第一p+区上的第二n型外延层,配置在第二n型外延层中的第二p+区,配置在第二n型外延层和第二p+区上的肖特基电极,以及配置在n+型碳化硅衬底的第二表面上的欧姆电极,其中第一p+区和第二p+区可以彼此接触。