公开(公告)号：CN104347529A

公开(公告)日：2015-02-11

申请号：CN201410334655.2

申请日：2014-07-14

Applicant: 瑞萨电子株式会社

Inventor： 一之濑一仁 ,  村中诚志 ,  大森和幸

IPC: H01L23/12 ,  H01L21/304

CPC classification number: H01L23/564 ,  H01L21/4825 ,  H01L21/561 ,  H01L21/565 ,  H01L21/6836 ,  H01L21/76835 ,  H01L21/76879 ,  H01L21/78 ,  H01L23/3114 ,  H01L23/3192 ,  H01L23/49503 ,  H01L23/4952 ,  H01L23/49562 ,  H01L23/49582 ,  H01L23/49586 ,  H01L23/522 ,  H01L23/5226 ,  H01L23/525 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53295 ,  H01L24/03 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L24/97 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05155 ,  H01L2224/05644 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/48844 ,  H01L2224/85 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/15747 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明公开了可靠性能够得以改善的半导体装置。所述半导体装置包括：经由第一绝缘膜在半导体衬底之上形成的第一配线；第二绝缘膜，包括覆盖所述第一配线的无机膜并具有已执行CMP处理的平坦表面；第三绝缘膜，形成在所述第二绝缘膜之上并且包括具有比所述第二绝缘膜的抗湿性高的抗湿性的无机膜；以及第二配线，形成在所述第三绝缘膜之上。所述第二配线的厚度比所述第一配线的厚度大10倍或10倍以上，并且所述第二配线位于所述第三绝缘膜之上，而在所述第二配线自身和所述第三绝缘膜之间没有有机绝缘膜插入。

公开(公告)号：CN108140576A

公开(公告)日：2018-06-08

申请号：CN201580083418.6

申请日：2015-10-01

Applicant: 瑞萨电子株式会社

Inventor： 松本雅弘 ,  一之濑一仁 ,  矢岛明

IPC: H01L21/3205 ,  H01L21/768 ,  H01L23/522

CPC classification number: H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L24/05 ,  H01L2224/05 ,  H01L2224/48091 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 通过使重新布线从上层绝缘膜露出，防止重新布线因与水分或离子等反应而劣化。作为实现该目的的手段，在形成有形成在元件形成区域上的多个布线层、且具有与作为最上层的布线层的焊盘电极连接的重新布线的半导体器件中，在与重新布线相比更靠近切割区域的区域配置虚设图案。