半导体器件及其制造方法

    公开(公告)号:CN103000681B

    公开(公告)日:2017-04-12

    申请号:CN201210342487.2

    申请日:2012-09-14

    摘要: 本发明涉及一种半导体器件及其制造方法。在帽层和势垒层之间的界面处以及沟道层和缓冲层之间的界面处产生压缩应变,并且在势垒层和沟道层之间的界面处产生拉伸应变。因此,在帽层和势垒层之间的界面处以及沟道层和缓冲层之间的界面处的负电荷高于正电荷,而势垒层和沟道层之间的界面处的正电荷高于负电荷。沟道层具有第一层、第二层和第三层的堆叠层结构。第二层比第一层和第三层的电子亲和势高的电子亲和势。

    半导体器件及其制造方法

    公开(公告)号:CN103000681A

    公开(公告)日:2013-03-27

    申请号:CN201210342487.2

    申请日:2012-09-14

    摘要: 本发明涉及一种半导体器件及其制造方法。在帽层和势垒层之间的界面处以及沟道层和缓冲层之间的界面处产生压缩应变,并且在势垒层和沟道层之间的界面处产生拉伸应变。因此,在帽层和势垒层之间的界面处以及沟道层和缓冲层之间的界面处的负电荷高于正电荷,而势垒层和沟道层之间的界面处的正电荷高于负电荷。沟道层具有第一层、第二层和第三层的堆叠层结构。第二层比第一层和第三层的电子亲和势高的电子亲和势。

    半导体器件
    4.
    发明授权

    公开(公告)号:CN104835847B

    公开(公告)日:2020-02-28

    申请号:CN201510065057.4

    申请日:2015-02-06

    IPC分类号: H01L29/78 H01L29/41

    摘要: 提供一种半导体器件,其具有改善的特性。该半导体器件的衬底上方具有第一缓冲层(GaN),第二缓冲层(AlGaN),沟道层以及阻挡层,贯穿阻挡层并到达沟道层中部的沟槽,经由栅绝缘膜设置在沟槽中的栅电极,以及分别形成在栅电极两侧的源电极和漏电极。通过到达第一缓冲层的通孔中的耦合部,缓冲层和源电极彼此电耦合。由于二维电子气产生在这两个缓冲层之间的界面附近,因此半导体器件可具有增大的阈值电压以及改善的常闭特性。

    半导体器件
    5.
    发明授权

    公开(公告)号:CN104821340B

    公开(公告)日:2019-10-15

    申请号:CN201510060876.X

    申请日:2015-02-05

    IPC分类号: H01L29/80

    摘要: 本发明涉及半导体器件。改进了半导体器件的特性。该半导体器件被构造成在形成在衬底上方的n+层、n型层、p型层、沟道层和阻挡层之中提供穿透阻挡层并且到达沟道层的中间部分的沟槽、布置在通过栅绝缘膜的凹槽内的栅电极、形成在栅电极两侧中的阻挡层上方的源电极和漏电极。n型层和漏电极通过到达n+层的连接部彼此电连接。p型层和源电极通过到达p型层的连接部彼此电连接。包括p型层和n型层的二极管设置在源电极和漏电极之间,从而防止因雪崩击穿而造成元件破裂。

    半导体器件
    10.
    发明授权

    公开(公告)号:CN104051515B

    公开(公告)日:2018-10-16

    申请号:CN201410090758.9

    申请日:2014-03-12

    IPC分类号: H01L29/778

    摘要: 本发明提供了一种半导体器件,为了改进半导体器件的性能。例如,假设在缓冲层和沟道层之间插入超晶格层,被引入到形成超晶格层的一部分的氮化物半导体层中的受主的浓度高于被引入到形成超晶格层的另一部分的氮化物半导体层中的受主的浓度。也即,被引入到具有小带隙的氮化物半导体层中的受主的浓度高于被引入到具有大带隙的氮化物半导体层中的受主的浓度。