公开(公告)号：CN107275397B

公开(公告)日：2021-11-19

申请号：CN201710147483.1

申请日：2017-03-13

申请人： 瑞萨电子株式会社

发明人： 宫本广信 ,  冈本康宏 ,  川口宏 ,  中山达峰

IPC分类号： H01L29/778 ,  H01L29/20 ,  H01L29/423 ,  H01L29/10 ,  H01L29/06

摘要： 本发明提供一种半导体器件以及半导体器件的制造方法，提高半导体器件(高电子迁移率晶体管)的特性。将具有缓冲层、沟道层、电子供给层、台面型的覆盖层、源电极(SE)、漏电极(DE)、将覆盖层覆盖的栅极绝缘膜(GI)以及形成于该栅极绝缘膜之上的栅电极(GE)的半导体器件设为以下结构。覆盖层与栅电极(GE)通过栅极绝缘膜(GI)而分离，覆盖层的漏电极(DE)侧和源电极(SE)侧的侧面呈锥形状。例如，覆盖层(台面部)的侧面的锥形角(θ1)为120度以上。根据上述结构，起到TDDB寿命的提高效果，另外，起到导通电阻变动的抑制效果。

公开(公告)号：CN104425617B

公开(公告)日：2019-08-16

申请号：CN201410429498.3

申请日：2014-08-27

申请人： 瑞萨电子株式会社

发明人： 竹胁利至 ,  宫本广信

IPC分类号： H01L29/78 ,  H01L29/06

CPC分类号： H01L29/7843 ,  H01L27/0207 ,  H01L27/0605 ,  H01L27/088 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/408 ,  H01L29/41758 ,  H01L29/4236 ,  H01L29/475 ,  H01L29/4966 ,  H01L29/66462 ,  H01L29/66477 ,  H01L29/7786 ,  H01L29/7787 ,  H01L29/80

摘要： 改进氮化物半导体材料制成的功率MISFET的可靠性。应变松弛膜布置在聚酰亚胺膜和栅极电极之间，以抑制从聚酰亚胺膜施加在电子供给层上的应力，并抑制在电子供给层和沟道层中产生的应力应变。作为结果，抑制沟道层中的沟道电子浓度的变化，以防止功率MISFET的阈值电压或通态电阻波动。

公开(公告)号：CN106920833A

公开(公告)日：2017-07-04

申请号：CN201611153469.4

申请日：2016-12-14

申请人： 瑞萨电子株式会社

发明人： 中山达峰 ,  宫本广信 ,  冈本康宏

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC分类号： H01L29/78681 ,  H01L21/3006 ,  H01L29/155 ,  H01L29/2003 ,  H01L29/66522 ,  H01L29/78 ,  H01L29/7827 ,  H01L29/0634 ,  H01L29/0684 ,  H01L29/66446 ,  H01L29/66568 ,  H01L29/66666

摘要： 本公开涉及半导体器件及其制造方法。其中MISFET形成为包括：共掺杂层，形成在衬底之上并且具有n型半导体区域和p型半导体区域；以及栅电极，经由栅极绝缘膜形成在共掺杂层之上。共掺杂层包含的p型杂质Mg的量大于n型杂质Si的量。因此，通过源于p型杂质(这里为Mg)的载体(空穴)来取消源于共掺杂层中的n型杂质(这里为Si)的载体(电子)，从而允许将共掺杂层用作p型半导体区域。通过将氢引入共掺杂层中的将要形成有n型半导体区域的区域来灭活Mg，从而使得该区域用作n型半导体区域。通过如此将氢引入到共掺杂层，可以在同一层中形成p型半导体区域和n型半导体区域。

公开(公告)号：CN104051515A

公开(公告)日：2014-09-17

申请号：CN201410090758.9

申请日：2014-03-12

申请人： 瑞萨电子株式会社

发明人： 中山达峰 ,  宫本广信 ,  冈本康宏 ,  根贺亮平 ,  金泽全彰 ,  井上隆

IPC分类号： H01L29/778

CPC分类号： H01L29/66462 ,  H01L29/155 ,  H01L29/2003 ,  H01L29/7787

摘要： 本发明提供了一种半导体器件，为了改进半导体器件的性能。例如，假设在缓冲层和沟道层之间插入超晶格层，被引入到形成超晶格层的一部分的氮化物半导体层中的受主的浓度高于被引入到形成超晶格层的另一部分的氮化物半导体层中的受主的浓度。也即，被引入到具有小带隙的氮化物半导体层中的受主的浓度高于被引入到具有大带隙的氮化物半导体层中的受主的浓度。

公开(公告)号：CN106024879B

公开(公告)日：2021-03-16

申请号：CN201610196008.9

申请日：2016-03-31

申请人： 瑞萨电子株式会社

发明人： 中山达峰 ,  宫本广信

IPC分类号： H01L29/778 ,  H01L29/06 ,  H01L21/335

摘要： 本发明涉及半导体器件和制造半导体器件的方法。改进了半导体器件的特性。所述半导体器件包括衬底上的电压箝位层、沟道基底层、沟道层和势垒层。沟槽穿通势垒层延伸达沟道层的一定深度。栅电极设置在沟槽内的栅绝缘膜上。源电极和漏电极设置在栅电极的相应两侧上。延伸到电压箝位层的穿通孔内的联接部将电压箝位层电联接到源电极。包含受主能级比p型杂质的受主能级深的杂质的杂质区设置在穿通孔下方。电压箝位层减小诸如阈值电压和导通电阻的特性的变化。通过由于杂质区中的杂质导致的跳动导电来减小接触电阻。

公开(公告)号：CN104835847B

公开(公告)日：2020-02-28

申请号：CN201510065057.4

申请日：2015-02-06

申请人： 瑞萨电子株式会社

发明人： 三浦喜直 ,  中山达峰 ,  井上隆 ,  宫本广信

IPC分类号： H01L29/78 ,  H01L29/41

摘要： 提供一种半导体器件，其具有改善的特性。该半导体器件的衬底上方具有第一缓冲层(GaN)，第二缓冲层(AlGaN)，沟道层以及阻挡层，贯穿阻挡层并到达沟道层中部的沟槽，经由栅绝缘膜设置在沟槽中的栅电极，以及分别形成在栅电极两侧的源电极和漏电极。通过到达第一缓冲层的通孔中的耦合部，缓冲层和源电极彼此电耦合。由于二维电子气产生在这两个缓冲层之间的界面附近，因此半导体器件可具有增大的阈值电压以及改善的常闭特性。

公开(公告)号：CN104821340B

公开(公告)日：2019-10-15

申请号：CN201510060876.X

申请日：2015-02-05

申请人： 瑞萨电子株式会社

发明人： 中山达峰 ,  宫本广信 ,  冈本康宏 ,  三浦喜直 ,  井上隆

IPC分类号： H01L29/80

摘要： 本发明涉及半导体器件。改进了半导体器件的特性。该半导体器件被构造成在形成在衬底上方的n+层、n型层、p型层、沟道层和阻挡层之中提供穿透阻挡层并且到达沟道层的中间部分的沟槽、布置在通过栅绝缘膜的凹槽内的栅电极、形成在栅电极两侧中的阻挡层上方的源电极和漏电极。n型层和漏电极通过到达n+层的连接部彼此电连接。p型层和源电极通过到达p型层的连接部彼此电连接。包括p型层和n型层的二极管设置在源电极和漏电极之间，从而防止因雪崩击穿而造成元件破裂。

公开(公告)号：CN108400170A

公开(公告)日：2018-08-14

申请号：CN201810072449.7

申请日：2018-01-25

申请人： 瑞萨电子株式会社

发明人： 中山达峰 ,  宫本广信 ,  冈本康宏

IPC分类号： H01L29/786 ,  H01L29/778 ,  H01L29/06 ,  H01L21/335 ,  H01L21/336

CPC分类号： H01L29/66431 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/207 ,  H01L29/402 ,  H01L29/42376 ,  H01L29/66462 ,  H01L29/7783 ,  H01L29/7786 ,  H01L29/7787 ,  H01L29/7789 ,  H01L29/78606 ,  H01L29/0603 ,  H01L29/0657 ,  H01L29/66742 ,  H01L29/78681

摘要： 本发明涉及半导体器件和半导体器件的制造方法。半导体器件的台面部作为共掺杂层使用，所述半导体器件包含由第一氮化物半导体层形成的沟道基底层、由第二氮化物半导体层形成的沟道层、由第三氮化物半导体层形成的势垒层、台面型第四氮化物半导体层、覆盖所述台面部的栅极绝缘膜以及在所述栅极绝缘膜上形成的栅电极。所述台面部作为所述共掺杂层使用，从而在所述栅极绝缘膜和所述台面部之间的界面处产生的界面电荷可以被所述共掺杂层中的p型杂质或n型杂质抵消，并且可以提高阈值电位。另外，直到形成所述栅极绝缘膜为止，所述第四氮化物半导体层都是n型的，并且在形成所述栅极绝缘膜之后，使所述第四氮化物半导体层成为中性或p型的。

公开(公告)号：CN105870116A

公开(公告)日：2016-08-17

申请号：CN201610022590.7

申请日：2016-01-14

申请人： 瑞萨电子株式会社

发明人： 三浦喜直 ,  宫本广信 ,  冈本康宏

IPC分类号： H01L27/02 ,  H02M7/5387

摘要： 本发明涉及一种半导体器件。限制了半导体器件的切换波形的振铃。例如，安置互连(L5)，其用作功率晶体管(Q3)的源极和二极管(D4)的阴极，并且还用作功率晶体管(Q4)的漏极和二极管(D3)的阳极。换句话讲，功率晶体管和与这个功率晶体管串联耦合的二极管形成在同一半导体芯片中；另外，用作功率晶体管的漏极的互连和用作二极管的阳极的互连彼此共用。这个结构使得可以减小彼此串联耦合的功率晶体管和二极管之间的寄生电感。

公开(公告)号：CN104218079A

公开(公告)日：2014-12-17

申请号：CN201410241729.8

申请日：2014-06-03

申请人： 瑞萨电子株式会社

发明人： 井上隆 ,  中山达峰 ,  冈本康宏 ,  川口宏 ,  竹胁利至 ,  名仓延宏 ,  永井隆行 ,  三浦喜直 ,  宫本广信

IPC分类号： H01L29/778 ,  H01L29/423 ,  H01L21/336

CPC分类号： H01L21/28264 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/308 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/452 ,  H01L29/513 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7783 ,  H01L29/7787 ,  H01L29/7827

摘要： 本发明涉及半导体器件以及制造半导体器件的方法。提供一种具有改善特性的半导体器件。该半导体器件具有衬底以及其上的缓冲层，沟道层，势垒层，贯穿其间并到达沟道层内部的沟槽，经由栅绝缘膜配置在沟槽中的栅电极以及栅电极两侧上的势垒层上的漏和源电极。栅绝缘膜具有由第一绝缘膜制成并从沟槽的端部延伸至漏电极侧的第一部分以及由第一和第二绝缘膜制成并配置在漏电极相对于第一部分侧上的第二部分。能够通过减小漏电极侧上的沟槽的端部处的第一部分的厚度来降低导通电阻。