无载具的半导体封装件及其制造方法

    公开(公告)号:CN102446775B

    公开(公告)日:2014-03-12

    申请号:CN201010508674.4

    申请日:2010-10-13

    摘要: 一种无载具的半导体封装件及其制造方法,是在一金属载板上形成多个凹槽及相对应的金属块,该金属块即对应为焊垫或芯片垫位置,而后在该凹槽中填充第一胶体,使该第一胶体直接与金属接着,增加附着力,并在该金属块上表面覆盖上一抗氧化层,如银的镀层或有机可焊保护膜,接着再进行置晶、打线、封装模压等作业,形成覆盖半导体芯片的第二胶体,而在前述置晶、打线、封装模压作业中,由于凹槽已经被第一胶体填满,故整个金属载板相当厚实,避免现有技术半蚀刻后铜板软弱弯曲,影响生产运送的问题;再者,制造过程中不需要使用昂贵的金、钯等金属作为蚀刻阻层,得以降低制造成本;同时也可在金属载板上布设导电迹线,以提升电性连接品质。

    封装结构及其制法
    4.
    发明授权

    公开(公告)号:CN102891124B

    公开(公告)日:2015-04-15

    申请号:CN201110229563.4

    申请日:2011-08-09

    摘要: 一种封装结构及其制法,该封装结构包括置晶垫、迹线、电性接点、第一电镀层、第二电镀层、第三电镀层、半导体芯片、封装材料及防焊层,该迹线的厚度小于该电性接点的厚度,该第一电镀层形成于该迹线与该电性接点的一表面上,该第二电镀层形成于该电性接点与该置晶垫的另一表面上,该第三电镀层形成于该迹线的另一表面上,该半导体芯片设于该置晶垫上,该封装材料包覆该半导体芯片、第一电镀层、迹线的部分侧表面与电性接点的部分侧表面,该防焊层覆盖该第三电镀层、封装材料、迹线的部分侧表面与电性接点的部分侧表面。本发明除了可避免该迹线与电性接点的焊料桥接,还能够使该防焊层不易产生会导致爆米花效应的气泡。

    无载具的半导体封装件及其制造方法

    公开(公告)号:CN102446775A

    公开(公告)日:2012-05-09

    申请号:CN201010508674.4

    申请日:2010-10-13

    摘要: 一种无载具的半导体封装件及其制造方法,是在一金属载板上形成多个凹槽及相对应的金属块,该金属块即对应为焊垫或芯片垫位置,而后在该凹槽中填充第一胶体,使该第一胶体直接与金属接着,增加附着力,并在该金属块上表面覆盖上一抗氧化层,如银的镀层或有机可焊保护膜,接着再进行置晶、打线、封装模压等作业,形成覆盖半导体芯片的第二胶体,而在前述置晶、打线、封装模压作业中,由于凹槽已经被第一胶体填满,故整个金属载板相当厚实,避免现有技术半蚀刻后铜板软弱弯曲,影响生产运送的问题;再者,制造过程中不需要使用昂贵的金、钯等金属作为蚀刻阻层,得以降低制造成本;同时也可在金属载板上布设导电迹线,以提升电性连接品质。

    无载具的半导体封装件及其制造方法

    公开(公告)号:CN102339762A

    公开(公告)日:2012-02-01

    申请号:CN201010236844.8

    申请日:2010-07-23

    摘要: 本发明公开了一种无载具的半导体封装件及其制造方法,其于一金属载板上以半蚀刻方式形成多个凹槽及相对应的金属块,而后于该凹槽中填充第一胶体及于该金属块上形成电性耦合的连接垫,使该第一胶体直接与金属块接着,且该连接垫与金属块构成T型结构,进而增加金属块与第一胶体的结合性,避免脱层问题,接着再进行放置芯片、打线、封装模压等作业,其中,由于先前半蚀刻的凹槽已被第一胶体填满,因此可避免现有半蚀刻后铜板软弱弯曲,影响生产运送问题,再者于工艺中无需使用昂贵的金、钯等金属作为蚀刻阻层,得以降低制造成本。

    导线架式半导体封装件及其导线架

    公开(公告)号:CN1808713A

    公开(公告)日:2006-07-26

    申请号:CN200510002539.1

    申请日:2005-01-20

    IPC分类号: H01L23/495 H01L23/28

    摘要: 一种导线架式半导体封装件及其导线架,该封装件包括:导线架,具有至少一个芯片座与布设在该芯片座周围的多个管脚,其中,该芯片座的一表面开设有多条沟槽与导流道,每一个沟槽均借由至少一个导流道连通到该芯片座的边缘;至少一个芯片,接置在该芯片座上未开设有沟槽与导流道的表面,并电性连接到该多个管脚;以及包覆该芯片的封装胶体,令该沟槽与导流道外露出该封装胶体外;在出现多余的溢胶时,本发明可令溢胶沿着芯片座的每一个边缘进入导流道中,再填充在该沟槽的空间,彻底避免溢胶的产生,简化了去除溢胶的工序、节省了成本,进而还可提高封装胶体与导线架的结合强度。

    封装结构及其制法
    9.
    发明授权

    公开(公告)号:CN106815549B

    公开(公告)日:2022-07-15

    申请号:CN201510918434.4

    申请日:2015-12-11

    IPC分类号: G06V40/13 H01L23/31 H01L21/56

    摘要: 一种封装结构及其制法,该封装结构包括:基板、嵌埋于该基板中且具有感测面的电子组件、以及形成于该基板与该感测面上的绝缘层,通过该绝缘层覆盖该电子组件的感测面,以避免手指直接碰触该感测区,故能避免该感测面损毁而导致电子组件失效的问题。