具有场电极的功率半导体器件

    公开(公告)号:CN112768513B

    公开(公告)日:2024-07-30

    申请号:CN202110181336.2

    申请日:2017-07-18

    发明人: F.希尔勒

    摘要: 一种功率半导体器件包括:半导体主体,被配置成在功率半导体器件的第一负载端子和第二负载端子之间传导负载电流;源极区、沟道区和漂移体积,均被包括在半导体主体中,源极区被电连接至第一负载端子并且沟道区使源极区与漂移体积隔离;半导体区域,被包括在半导体主体中并且将漂移体积耦合至第二负载端子,在半导体区域和漂移体积之间建立第一过渡;控制电极,与半导体主体和负载端子中的每一个都绝缘并且被配置成控制沟道区中的负载电流的路径;以及沟槽,沿着延伸方向延伸到漂移体积中并且包括场电极。场电极的欧姆电阻大于控制电极的欧姆电阻。进一步地,场电极和第一过渡之间的距离占漂移体积在延伸方向上的总延伸的至少70%。

    具有漂移区和背面发射极的半导体装置及制造方法

    公开(公告)号:CN113241380A

    公开(公告)日:2021-08-10

    申请号:CN202110526623.2

    申请日:2017-08-03

    IPC分类号: H01L29/78 H01L29/06

    摘要: 本发明涉及具有漂移区和背面发射极的半导体装置及制造方法。通过外延而在前侧在底部衬底(105)上形成外延层(106)。从前侧的相反侧,底部衬底(105)的至少一部分被去除,其中底部衬底(105)被完全去除或者剩余底部部分(105a)具有至多20μm的厚度。从前侧的相反侧将第一电荷类型的掺杂物注入到外延层(106)的注入层(138)中。形成与前侧相对的金属漏电极(320)。至少注入层(138)被加热到不高于500℃的温度,其中所述加热仅激活注入层(138)中的注入掺杂物的一部分,并且在加热之后,沿着金属漏电极(320)和第二互补电荷类型的最近掺杂区域之间的最短线的激活掺杂物的积分浓度为至多1.5E13 cm‑2。

    具有栅沟槽下方的电荷补偿区的半导体器件

    公开(公告)号:CN105633132B

    公开(公告)日:2019-09-03

    申请号:CN201510835319.0

    申请日:2015-11-26

    摘要: 本发明涉及具有栅沟槽下方的电荷补偿区的半导体器件。半导体衬底具有主表面和与主表面垂直间隔开的后表面、第一掺杂区、第二掺杂区和第三掺杂区。第三掺杂区置于第一和第二掺杂区之间在主表面下方。具有场板的场板沟槽从主表面垂直延伸到布置在第一掺杂区中的底部。具有栅电极的栅沟槽从主表面垂直延伸到第一掺杂区。补偿区带从栅沟槽底部垂直延伸更深入第一掺杂区中。补偿区带与栅沟槽侧向对齐并且沿着平行于主表面的器件的横截面平面邻近场板。

    电荷补偿半导体器件
    4.
    发明授权

    公开(公告)号:CN103915485B

    公开(公告)日:2017-09-26

    申请号:CN201310747469.7

    申请日:2013-12-31

    IPC分类号: H01L29/06 H01L29/78

    摘要: 本发明涉及电荷补偿半导体器件。一种半导体器件具有源极金属化部、漏极金属化部以及半导体主体。该半导体主体包括与漏极金属化部接触的第一导电性类型的漂移层、在最大掺杂浓度方面高于漂移层的第一导电性类型的缓冲(和场阻止)层以及第二导电性的多个补偿区,每个与漂移和缓冲层形成pn结并与源极金属化部进行接触。每个补偿区包括在第二部分与源极金属化部之间的第一部分。第一部分和漂移层形成具有等于零的净掺杂的第一区域。第二部分和缓冲层形成第一导电性的第二区域。当在漏极和源极金属化部之间施加器件击穿电压的超过30%的反向电压时,在第二区域中形成空间电荷区。

    包括结终端延伸结构的超结半导体器件及制造方法

    公开(公告)号:CN106409906A

    公开(公告)日:2017-02-15

    申请号:CN201610275891.0

    申请日:2016-04-29

    摘要: 本发明涉及包括结终端扩展结构的超结半导体器件及制造方法。实施例涉及超结半导体器件,其包括在半导体主体(106)的第一表面(104)处并至少部分地围绕有源单元区域(108)的结终端区域(102)。结终端区域(102)的内部分(110)布置在结终端区域(102)的外部分(112)和有源单元区域(108)之间。电荷补偿器件结构包括沿着第一横向方向(x)交替地布置的第一导电类型的第一区(114)和第二导电类型的第二区(116)。第一表面区域(118)对应于第一区(114)到第一表面(104)上的投影,而第二表面区域(120)对应于第二区(116)到第一表面(104)上的投影。超结半导体器件还包括第一结终端扩展结构(122)和第二结终端扩展结构(124)中的至少一个。