-
公开(公告)号：CN115332263A
公开(公告)日：2022-11-11
申请号：CN202110525263.4
申请日：2021-05-11
申请人： 苏州东微半导体股份有限公司
IPC分类号： H01L27/11563 , H01L27/11568 , H01L29/423
摘要： 本发明属于半导体器件技术领域，具体公开了一种半导体器件的制造方法，包括：在半导体衬底内形成沟槽；在所述沟槽内形成第一绝缘层和屏蔽栅；对所述第一绝缘层进行刻蚀，在所述沟槽的上部内形成栅极区域；对所述半导体衬底和所述屏蔽栅进行刻蚀以增加所述栅极区域的宽度；形成n型电荷存储区、栅介质层和栅极，所述n型电荷存储区位于所述半导体衬底内且位于所述栅极区域下方；所示栅介质层和所述栅极位于所述栅极区域内。本发明的半导体器件的制造方法，是在形成屏蔽栅之后再形成栅极，可以使栅极具有更宽的宽度，从而可以使栅极更容易被外部电极引出，同时可以精确的使n型电荷存储区位于栅极区域下方。
-
公开(公告)号：CN106486489B
公开(公告)日：2022-08-02
申请号：CN201610578765.2
申请日：2016-07-21
申请人： 瑞萨电子株式会社
发明人： 山下朋弘
IPC分类号： H01L27/11563 , H01L27/11568 , H01L27/11578
摘要： 本发明涉及半导体装置，提高半导体装置的性能。半导体装置具有：凸片(FA)，作为半导体基板(1)的一部分并且从半导体基板(1)的主面(1a)突出，在第1方向上具有宽度并且在第2方向上延伸；控制栅极电极(CG)，隔着栅极绝缘膜(GIt)地配置于凸片(FA)上，在第1方向上延伸；以及存储器栅极电极(MG)，隔着栅极绝缘膜(GIm)地配置于凸片(FA)上，在第1方向上延伸。并且，膜厚比栅极绝缘膜(GIt)厚的栅极绝缘膜(GIm)所介于的配置有存储器栅极电极(MG)的区域的凸片(FA)的宽度(WM1)比栅极绝缘膜(GIt)所介于的配置有控制栅极电极(CG)的区域的凸片(FA)的宽度(WC1)窄。
-
公开(公告)号：CN114747010A
公开(公告)日：2022-07-12
申请号：CN202080082177.4
申请日：2020-11-24
申请人： 赛普拉斯半导体公司
发明人： 克里希纳斯瓦米·拉姆库马尔 , 文卡特拉曼·普拉巴卡尔 , 维尼特·阿格拉瓦尔 , 隆·欣 , 桑塔努·库马尔·萨曼塔 , 拉温德拉·卡普雷
IPC分类号： H01L27/11563 , H01L27/1157 , H01L27/11597
摘要： 一种半导体装置，其具有基于硅‑氧化物‑氮化物‑氧化物‑硅(SONOS)的非易失性存储器(NVM)阵列，该非易失性存储器(NVM)阵列包括电荷俘获存储器单元，该电荷俘获存储器单元以行和列布置并被配置成存储N个模拟值中的一个。每个电荷俘获存储器单元可以包括存储器晶体管，该存储器晶体管包括至少部分地在存储器晶体管的氧化物‑氮化物‑氧化物(ONO)层下延伸的成角度的轻掺杂漏极(LDD)注入。设置在存储器晶体管内和相邻的隔离结构上的ONO层具有基本相同的高度。
-
公开(公告)号：CN108231778B
公开(公告)日：2022-07-12
申请号：CN201611128637.4
申请日：2016-12-09
申请人： 联华电子股份有限公司 , 福建省晋华集成电路有限公司
IPC分类号： H01L27/115 , H01L27/11568 , H01L27/11563
摘要： 本发明公开一种制作半导体元件的方法。首先提供一基底，该基底上具有一存储区以及一逻辑区，然后形成一堆叠结构于存储区以及一栅极结构于逻辑区，形成一第一遮盖层于堆叠结构及栅极结构上，进行一氧化处里制作工艺以形成一氧化层于第一遮盖层表面，以及形成一第二遮盖层于氧化层上。之后去除部分逻辑区的部分第二遮盖层、部分氧化层以及部分第一遮盖层以形成一间隙壁于栅极结构侧壁。
-
公开(公告)号：CN112420722B
公开(公告)日：2022-06-10
申请号：CN201910777788.X
申请日：2019-08-22
申请人： 长鑫存储技术有限公司
发明人： 不公告发明人
IPC分类号： H01L27/11563 , H01L27/11568 , H01L29/06
摘要： 本发明提供的埋入式栅极结构及半导体存储器的形成方法包括如下步骤：提供衬底，所述衬底上具有第一掩膜层；形成多个刻蚀结构于所述第一掩膜层表面，所述刻蚀结构包括分隔层和位于所述分隔层表面的第二掩膜层，所述第二掩膜层中具有暴露所述分隔层的第一沟槽，相邻所述刻蚀结构之间具有暴露所述第一掩膜层的第二沟槽；同时沿所述第一沟槽和所述第二沟槽刻蚀所述衬底，形成与所述第一沟槽对应的栅极槽、并同时形成与所述第二沟槽对应的第一隔离槽于所述衬底中，且所述第一隔离槽的深度大于所述栅极槽。本发明极大的简化了埋入式栅极结构的制造工艺，提高了半导体的生产效率，降低了半导体制造成本。
-
公开(公告)号：CN114156279A
公开(公告)日：2022-03-08
申请号：CN202111046611.6
申请日：2021-09-07
申请人： 三星电子株式会社
IPC分类号： H01L27/11582 , H01L27/11563
摘要： 一种半导体器件，包括下部结构和堆叠结构，该堆叠结构具有交替堆叠在下部结构上的层间绝缘层和水平层。第一坝竖直结构穿透堆叠结构。第一坝竖直结构将堆叠结构划分为栅极堆叠区域和绝缘体堆叠区域。水平层包括栅极堆叠区域中的栅极水平层和绝缘体堆叠区域中的绝缘水平层。存储器竖直结构和支撑体竖直结构穿透栅极堆叠区域。分离结构穿透栅极堆叠区域。一个分离结构包括第一侧表面、不与第一侧表面垂直的第二侧表面、以及从第一侧表面延伸到第二侧表面的连接侧表面。连接侧表面高于栅极水平层的最上栅极水平层。
-
公开(公告)号：CN114078876A
公开(公告)日：2022-02-22
申请号：CN202110563451.6
申请日：2021-05-21
申请人： 三星电子株式会社
IPC分类号： H01L27/11563 , H01L27/11573 , H01L27/11578
摘要： 一种半导体器件包括：衬底，包括存储单元区域和连接区域；多个栅极线，在衬底的存储单元区域中在竖直方向上彼此竖直地重叠，每个栅极线包括第一金属；阶梯状连接单元，在连接区域中，该阶梯状连接单元包括多个导电焊盘区域，每个导电焊盘区域包括第一金属并且一体地连接到多个栅极线中的相应栅极线；多个接触结构，与阶梯状连接单元竖直地重叠，每个接触结构连接到多个导电焊盘区域中的分别对应的导电焊盘区域并且包括第二金属；以及至少一个金属硅化物层，在至少一个接触结构与分别对应的导电焊盘区域之间。
-
公开(公告)号：CN113903716A
公开(公告)日：2022-01-07
申请号：CN202110094555.7
申请日：2021-01-25
申请人： 铠侠股份有限公司
发明人： 上野幸二
IPC分类号： H01L23/473 , H01L27/108 , H01L27/11517 , H01L27/11563
摘要： 实施方式将部件高效地安装于存储器装置的基板的安装面。实施方式的存储器装置具备：基板；半导体装置，配置于基板的第一面，包含存储装置；第一部件，具有位于第一面的上方的中间部；以及第二部件，在第一面的上方以与第一面分离的状态连接于第一部件。连接于第一部件的第二部件经由基板的布线以及第一部件而与配置于第一面的半导体装置电连接。
-
公开(公告)号：CN107046037B
公开(公告)日：2021-12-07
申请号：CN201710063573.2
申请日：2017-02-03
申请人： 三星电子株式会社
IPC分类号： H01L27/11563 , H01L27/11568
摘要： 本公开提供垂直存储器件及其制造方法。一种垂直存储器件包括绝缘夹层图案、栅电极、沟道和电荷存储图案结构。绝缘夹层图案在第一方向上间隔开。栅电极分别在相邻的绝缘夹层图案之间。沟道在第一方向上延伸穿过绝缘夹层图案和栅电极。电荷存储图案结构包括在第二方向上顺序堆叠在沟道与每个栅电极之间的隧道绝缘图案、电荷俘获图案结构和阻挡图案。电荷俘获图案结构包括在第一方向上间隔开的电荷俘获图案。电荷俘获图案分别邻近第一栅电极的侧壁。第一电荷俘获图案在第一方向上沿第一绝缘夹层图案的侧壁延伸。
-
公开(公告)号：CN106469723B
公开(公告)日：2021-12-07
申请号：CN201610548391.X
申请日：2016-07-13
申请人： 瑞萨电子株式会社
IPC分类号： H01L27/02 , H01L27/11563 , H01L27/11568
摘要： 本发明涉及半导体装置及其制造方法，提高半导体装置的性能。在半导体装置中，通过相互相邻的控制栅极电极(15)和存储器栅极电极(26)、形成于控制栅极电极(15)下的栅极绝缘膜(13)以及形成于存储器栅极电极(26)下并且在内部具有电荷累积部的绝缘膜(27)来形成存储器单元(MC)。另外，在该半导体装置中，通过下部电极(16)、上部电极(23)以及形成于上部电极(23)与下部电极(16)之间的电容绝缘膜(27a)来形成电容元件(CD1)。下部电极(16)的厚度(TH2)薄于控制栅极电极(15)的厚度(TH1)。
-
-
-
-
-
-
-
-
-
搜索结果
408 条记录 (耗时 0.026 秒)
