利索-全球专利检索

  1. Login
  2. Sign Up

Search Results

1571 records (took 0.046 seconds)

    装置
    93.
    发明专利
    装置 有权
    设备

    公开(公告)号：JP2015149474A

    公开(公告)日：2015-08-20

    申请号：JP2014259577

    申请日：2014-12-23

    Applicant: 株式会社半導体エネルギー研究所

    Inventor： 黒川 義元

    IPC: G01R31/28 ,  H01L21/822 ,  H01L27/04 ,  H01L21/8242 ,  H01L27/108 ,  H01L27/10 ,  H01L29/786 ,  H01L21/8234 ,  H01L27/088 ,  G11C29/12 ,  G11C11/405 ,  H01L21/66 ,  H01L21/82

    CPC classification number: G01R31/3172 ,  G01R31/318371 ,  G01R31/3187 ,  G11C2207/00 ,  H01L21/00 ,  H01L2221/00

    Abstract: 【課題】設計後においても新たなテストパターンを生成することができ、通常の動作時に不要となる回路の面積規模を縮小することができる装置の提供。 【解決手段】第1の回路と、第2の回路と、を有し、第2の回路は、第3の回路と、第4の回路と、を有し、第4の回路は、第3の回路の回路構成を決定するためのデータを記憶する機能を有し、第1の回路の動作状態の試験が行われるとき、第2の回路は、試験のための信号を生成する機能を有し、試験が行われないとき、第2の回路は、第1の回路における処理に用いられるデータを記憶する機能と、複数の信号を比較する機能と、を有する。 【選択図】図1

    Abstract translation: 要解决的问题：提供即使在其设计阶段之后能够产生新的测试图案的装置，并且能够减小在正常操作期间未使用的电路的面积的尺度。解决方案：一种装置包括： 第一电路和第二电路。 第二电路包括第三电路和第四电路。 第四电路具有存储用于确定第三电路的电路配置的数据的功能。 当执行第一电路的操作状态的测试时，第二电路具有产生测试信号的功能。 当不执行测试时，第二电路具有存储用于第一电路中的处理的数据和比较多个信号的功能。

    半導体装置
    94.
    发明专利
    半導体装置 有权
    半导体器件

    公开(公告)号：JP2015149116A

    公开(公告)日：2015-08-20

    申请号：JP2015031357

    申请日：2015-02-20

    Applicant: 株式会社半導体エネルギー研究所

    Inventor： 鎌田 康一郎

    IPC: H01L29/786 ,  H01L21/336 ,  H01L21/477 ,  H01L21/20 ,  H01L21/768 ,  H01L23/522 ,  H01L21/8234 ,  H01L27/088 ,  H01L21/8242 ,  H01L27/108 ,  H01L27/105 ,  H01L27/10 ,  G11C11/56 ,  G11C11/405

    CPC classification number: G11C11/5628 ,  G11C11/404 ,  G11C11/4074 ,  G11C11/4094 ,  G11C11/565 ,  G11C16/10 ,  G11C16/12 ,  G11C16/30 ,  G11C16/3481 ,  G11C16/3486 ,  H01L27/1156 ,  H01L27/1207 ,  G11C16/0433

    Abstract: 【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな駆動方法を提供すると共に、メモリ素子への書き込み電位のばらつきを低減し、信頼性を向上させる半導体装置を提供する。 【解決手段】メモリ素子への書き込みにおいて、書き込み電位を段階的に上昇させて、同時に読み出し電流を確認し、読み出し電流の確認結果を書き込み電位の制御に利用して書き込みを行う。正しい電位で書き込みが行われたか確認しながら書き込みを行うことで、信頼性の高い書き込みを行うことが可能である。 【選択図】図1

    Abstract translation: 要解决的问题：提供一种新颖的驱动方法，其中写入次数不受限制，并且即使在未提供电力的情况下也可以保持存储器内容; 并且提供一种其中减少用于写入存储元件的电位变化的半导体器件，以提高可靠性。解决方案：在写入存储元件中，逐渐增加写入电位以同时检查读出电流，并且通过 利用读出电流的检查结果来控制写入电位。 因此，通过在检查写入是否以正确的电位执行的同时执行写入，可以以高可靠性执行写入。

    半導体装置
    98.
    发明专利
    半導体装置 审中-公开
    半导体器件

    公开(公告)号：JP2015144031A

    公开(公告)日：2015-08-06

    申请号：JP2014258318

    申请日：2014-12-22

    Applicant: 株式会社半導体エネルギー研究所

    Inventor： 前橋 幸男

    IPC: H01L21/8242 ,  H01L27/108 ,  H01L27/10 ,  H01L29/786 ,  G11C11/405

    CPC classification number: G11C5/06 ,  G11C11/24 ,  G11C5/063 ,  G11C7/1075 ,  G11C8/14 ,  G11C8/16 ,  H01L27/1116 ,  G11C2207/2209

    Abstract: 【課題】低電圧動作、スタインバイ電流の低減及びメモリサイズの縮小が可能な半導体記憶装置を提供する。 【解決手段】半導体記憶装置は、第1乃至第4のトランジスタと、容量素子と、を有する半導体装置である。第1のトランジスタは、第1の信号を容量素子に供給する機能を有する。容量素子は、第1の信号に応じた電荷を蓄積する機能を有する。第2のトランジスタは、第1の信号に応じた電荷を第3のトランジスタのゲートに供給する機能を有する。第3のトランジスタは、第1の電位を配線に出力する機能を有する。第3のトランジスタは、第1の電位を第4のトランジスタのゲートに供給する機能を有する。第4のトランジスタは、第2の電位を第2のトランジスタを介して容量素子に供給する機能を有する。 【選択図】図1

    Abstract translation: 要解决的问题：提供一种能够执行低电压操作，降低待机电流并降低存储器尺寸的半导体存储装置。解决方案：半导体存储装置包括第一至第四晶体管和电容元件。 第一晶体管具有向电容元件提供第一信号的功能。 电容元件具有根据第一信号累加电荷的功能。 第二晶体管具有根据第一信号将电荷提供给第三晶体管的栅极的功能。 第三晶体管具有将第一电位输出到布线的功能。 第三晶体管具有向第四晶体管的栅极提供第一电位的功能。 第四晶体管具有通过第二晶体管向电容元件提供第二电位的功能。

    半導体装置
    99.
    发明专利
    半導体装置 有权
    半导体器件

    公开(公告)号：JP2015130226A

    公开(公告)日：2015-07-16

    申请号：JP2015008813

    申请日：2015-01-20

    Applicant: 株式会社半導体エネルギー研究所

    Inventor： 山崎 舜平 ,  小山 潤 ,  加藤 清

    IPC: H01L21/8242 ,  H01L27/108 ,  H01L27/10 ,  H01L21/8234 ,  H01L27/088 ,  G11C11/405 ,  G11C11/56

    CPC classification number: G11C7/062 ,  G11C7/067 ,  H01L27/0688 ,  H01L27/105 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/1156 ,  H01L27/1203 ,  H01L27/1225 ,  H01L29/155 ,  H01L29/205 ,  G11C2207/005 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/02631

    Abstract: 【課題】トランジスタのしきい値電圧のばらつきの影響を緩和し、複数の状態の区別を正確、かつ、容易にした半導体装置を提供する。 【解決手段】ソース線SLと、ビット線BLと、ワード線WLと、ビット線BLとワード線WLに接続されたメモリセル200と、入力されたアドレス信号によって指定されたメモリセル200を選択するように、複数の第2信号線S2及び複数のワード線WLを駆動する、第2信号線S2及びワード線WLの駆動回路と、書き込み電位を第1信号線S1に出力する書き込み回路と、指定されたメモリセル200に接続されたビット線BLから入力されるビット線BLの電位と、複数の読み出し電位とを比較する読み出し回路と、を有する。 【選択図】図14

    Abstract translation: 要解决的问题：提供一种半导体器件，其减轻由晶体管的阈值电压的变化引起的冲击，并且正确且容易地区分多个状态。解决方案：半导体器件包括：源极线SL; 位线BL; 字线WL; 每个连接到位线BL和字线WL的存储单元200; 用于第二信号线S2的驱动电路和字线WL，其驱动多条第二信号线S2和多条字线WL，以选择由输入地址信号指定的存储单元200; 各写入电路向第一信号线S1输出写入电位; 以及读取电路，每个电路比较从连接到指定存储单元200的位线BL输入的位线BL电位和多个读取电位。

    半導体装置
    100.
    发明专利
    半導体装置 有权
    半导体器件

    公开(公告)号：JP2015122510A

    公开(公告)日：2015-07-02

    申请号：JP2015003863

    申请日：2015-01-13

    Applicant: 株式会社半導体エネルギー研究所

    Inventor： 山崎 舜平 ,  小山 潤 ,  加藤 清

    IPC: H01L27/108 ,  H01L21/8247 ,  H01L27/115 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  H01L29/786 ,  H01L21/8234 ,  H01L27/088 ,  H01L27/06 ,  G11C11/405 ,  H01L21/8242

    CPC classification number: H01L27/105 ,  G11C11/24 ,  H01L27/1052 ,  H01L27/1156 ,  H01L27/108 ,  H01L27/10808 ,  H01L27/1225 ,  H01L28/60

    Abstract: 【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。 【解決手段】酸化物半導体を用いた書き込み用トランジスタ162、トランジスタと異なる半導体材料を用いた読み出し用トランジスタ160及び容量素子164を含む不揮発性のメモリセルを有する半導体装置である。メモリセルへの情報の書き込みは、書き込み用トランジスタ162をオン状態とすることにより、書き込み用トランジスタ162のソース電極又はドレイン電極と、容量素子164の電極の一方と、読み出し用トランジスタ160のゲート電極とが電気的に接続されたノードに電位を供給した後、書き込み用トランジスタ162をオフ状態とすることにより、ノードに所定量の電荷を保持させることで行う。 【選択図】図1

    Abstract translation: 要解决的问题：提供一种具有新颖结构的半导体器件，即使在不提供电力并且在写入次数上没有限制的情况下也可以保持存储器内容。解决方案：半导体器件具有非易失性存储器 每个都包括使用氧化物半导体的写入晶体管162的单元，使用不同于晶体管的半导体材料的读取晶体管160和电容元件164.通过将写入晶体管162转换为存储器来进行信息的写入 将电位供给到写入晶体管162的源电极或漏电极，电容元件164的电极和读取晶体管160的栅电极中的一个电连接的节点的电位，然后转动写入 晶体管162处于OFF状态，以使节点保持预定量的电荷。

Patent Agency Ranking