-
公开(公告)号:KR20210035037A
公开(公告)日:2021-03-31
申请号:KR1020200068487A
申请日:2020-06-05
IPC分类号: H01L23/495 , H01L23/00 , H01L23/498
CPC分类号: H01L23/495 , H01L27/1052 , H01L23/49827 , H01L24/97 , H01L27/14618 , H01L21/56
摘要: 반도체 디바이스 및 제조 방법이 제공되는데, 반도체 디바이스는, 제1 메모리 디바이스에 결합되는 제1 시스템 온 칩 디바이스, 제1 메모리 디바이스에 결합되는 제2 시스템 온 칩 디바이스, 제1 시스템 온 칩 디바이스 및 제2 시스템 온 칩 디바이스를 둘러싸는 제1 봉지재, 제1 시스템 온 칩 디바이스, 제2 시스템 온 칩 디바이스, 및 제1 메모리 디바이스를 둘러싸는 제2 봉지재, 및 제2 봉지재의 제1 측으로부터 제1 봉지재의 제2 측으로 연장되는 관통 비아 - 관통 비아는 제1 봉지재의 외부에 위치됨 - 를 포함한다.
-
公开(公告)号:KR20210026432A
公开(公告)日:2021-03-10
申请号:KR1020190107213A
申请日:2019-08-30
申请人: 에스케이하이닉스 주식회사
发明人: 정승호
IPC分类号: H01L27/02 , G11C16/24 , H01L21/66 , H01L25/065 , H01L25/18 , H01L27/105
CPC分类号: H01L22/32 , H01L22/30 , H01L27/0207 , G11C16/06 , G11C16/24 , H01L21/68 , H01L22/34 , H01L23/544 , H01L24/95 , H01L25/065 , H01L25/18 , H01L27/1052 , H01L27/11517 , H01L2223/54426 , H01L25/0657
摘要: 반도체 메모리 장치가 개시되어 있다. 개시된 반도체 메모리 장치는, 제1 면에 제1 패드 및 제1 미스 얼라인 검출 패턴을 구비하는 제1 칩; 및 일면에 제2 패드 및 제2 미스 얼라인 검출 패턴을 구비하며 상기 제2 패드가 상기 제1 패드와 연결되도록 상기 제1 칩의 상기 제1 면에 본딩되는 제2 칩을 포함할 수 있다. 상기 제2 칩은 상기 제2 미스 얼라인 검출 패턴과 테스트 패드 사이에 연결되며 상기 제1 칩과 상기 제2 칩간 미스 얼라인이 기설정값을 초과하여 상기 제1 미스 얼라인 검출 패턴과 상기 제2 미스 얼라인 검출 패턴이 단락되는 경우에 상기 제1 미스 얼라인 검출 패턴으로부터 제공되는 제1 전압을 상기 테스트 패드로 출력하는 미스 얼라인 검출 회로를 포함할 수 있다.
-
公开(公告)号:JP6431150B2
公开(公告)日:2018-11-28
申请号:JP2017170168
申请日:2017-09-05
申请人: 株式会社半導体エネルギー研究所
IPC分类号: H01L27/108 , H01L21/336 , H01L29/788 , H01L29/792 , H01L27/1156 , H01L29/786 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L21/8242
CPC分类号: H01L27/1052 , G11C11/405 , G11C16/0433 , G11C2211/4016 , H01L21/8221 , H01L27/0688 , H01L27/105 , H01L27/108 , H01L27/115 , H01L27/11551 , H01L27/1156 , H01L27/11803 , H01L27/1207 , H01L27/1225 , H01L27/124 , H01L27/1255 , H01L29/16 , H01L29/24 , H01L29/247 , H01L29/7833 , H01L29/7869 , H01L29/78693 , H01L29/78696
-
公开(公告)号:JP6385819B2
公开(公告)日:2018-09-05
申请号:JP2014263970
申请日:2014-12-26
申请人: 株式会社半導体エネルギー研究所
IPC分类号: G11C11/56 , H01L21/8242 , H01L27/108 , H01L29/786 , G11C11/405
CPC分类号: G11C5/14 , G11C7/12 , G11C8/08 , G11C8/10 , G11C8/16 , G11C11/24 , G11C11/405 , G11C11/4087 , G11C11/409 , G11C11/565 , G11C2207/108 , H01L23/528 , H01L27/0688 , H01L27/1052 , H01L27/10814 , H01L27/1082 , H01L27/10826 , H01L27/10855 , H01L27/10858 , H01L27/10873 , H01L27/10879 , H01L27/10897 , H01L27/1156 , H01L27/1207 , H01L27/1225 , H01L27/1255 , H01L27/1259 , H01L29/24 , H01L29/786 , H01L29/7869
-
公开(公告)号:JP6356859B2
公开(公告)日:2018-07-11
申请号:JP2017077983
申请日:2017-04-11
申请人: 株式会社半導体エネルギー研究所
IPC分类号: H01L29/786 , H01L21/8242 , H01L27/108 , H01L27/1156 , H01L27/10 , H01L21/336
CPC分类号: H01L29/78696 , H01L21/02565 , H01L21/02592 , H01L21/02667 , H01L23/564 , H01L27/1052 , H01L27/1156 , H01L27/1225 , H01L29/045 , H01L29/24 , H01L29/4236 , H01L29/42384 , H01L29/51 , H01L29/66969 , H01L29/7869 , H01L2924/0002 , H01L2924/00
-
公开(公告)号:JP6347935B2
公开(公告)日:2018-06-27
申请号:JP2013215219
申请日:2013-10-16
申请人: 株式会社半導体エネルギー研究所
IPC分类号: H01L21/28 , H01L29/417 , H01L51/50 , H05B33/14 , G02F1/1368 , G09F9/30 , H01L29/786
CPC分类号: H01L27/1248 , G02F1/1368 , H01L21/70 , H01L27/1052 , H01L27/1225 , H01L29/24 , H01L29/78648 , H01L29/7869 , H01L29/78693 , H01L51/50
-
公开(公告)号:JP6310050B2
公开(公告)日:2018-04-11
申请号:JP2016251483
申请日:2016-12-26
申请人: 株式会社半導体エネルギー研究所
发明人: 山崎 舜平
IPC分类号: H01L21/336 , H01L27/10 , H01L21/8242 , H01L27/108 , H01L21/28 , H01L29/417 , C23C14/08 , H01L29/786
CPC分类号: H01L27/1255 , H01L21/426 , H01L27/1052 , H01L27/1207 , H01L27/1225 , H01L29/66477 , H01L29/66969 , H01L29/78 , H01L29/7869
-
公开(公告)号:JP2018507563A
公开(公告)日:2018-03-15
申请号:JP2017546140
申请日:2016-02-26
发明人: スー チェン−シェン , ヤン ジェン−ウェイ , ウー マン−タン , チェン チュン−ミン , トラン ヒュー ヴァン , ドー ニャン
IPC分类号: H01L21/336 , H01L27/11521 , H01L29/788 , H01L29/792
CPC分类号: H01L27/11521 , H01L21/28273 , H01L27/1052 , H01L27/11551 , H01L29/0847 , H01L29/42328 , H01L29/66795 , H01L29/66818 , H01L29/66825 , H01L29/785 , H01L29/7856 , H01L29/7881
摘要: 上面と2つの側面とを有するフィン形上面を有する半導体基板を含む不揮発性メモリセル。間にチャネル領域を有するソース領域及びドレイン領域が、フィン形上面部分内に形成される。導電性浮遊ゲートは、上面の第1の部分に沿って延在する第1の部分、並びにそれぞれ2つの側面の第1の部分に沿って延在する第2の部分及び第3の部分を含む。導電性制御ゲートは、上面の第2の部分に沿って延在する第1の部分と、それぞれ2つの側面の第2の部分に沿って延在する第2の部分及び第3の部分と、浮遊ゲートの第1の部分の少なくとも一部の上方かつそれ上に延在する第4の部分と、それぞれ浮遊ゲートの第2の部分及び第3の部分の少なくとも一部の外側かつそれ上に延在する第5の部分及び第6の部分と、を含む。
-
公开(公告)号:JP2017216456A
公开(公告)日:2017-12-07
申请号:JP2017120976
申请日:2017-06-21
申请人: 株式会社半導体エネルギー研究所
IPC分类号: H01L27/108 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L29/786 , H01L21/02 , H01L27/12 , H01L21/265 , G11C11/405 , H01L21/8242
CPC分类号: H01L27/1052 , G11C11/404 , G11C11/405 , G11C16/0408 , G11C16/08 , G11C16/24 , H01L21/02565 , H01L21/02631 , H01L21/425 , H01L21/441 , H01L21/477 , H01L27/108 , H01L27/11521 , H01L27/11526 , H01L27/1156 , H01L27/1207 , H01L27/1222 , H01L27/1225 , H01L27/124 , H01L27/1255 , H01L29/66969 , H01L29/78651 , H01L29/7869 , H01L29/78696 , G11C11/4091
摘要: 【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。 【解決手段】酸化物半導体を用いた書き込み用トランジスタ及び該トランジスタと異なる半導体材料を用いた読み出し用トランジスタ及び容量素子を含む不揮発性のメモリセルを有する半導体装置である。メモリセルへの書き込みは、書き込み用トランジスタ162をオン状態とすることにより、書き込み用トランジスタのソース電極(またはドレイン電極)と、容量素子164の電極の一方と、読み出し用トランジスタ160のゲート電極とが電気的に接続されたノードに電位を供給した後、書き込み用トランジスタをオフ状態とすることにより、ノードに所定量の電荷を保持させることで行う。また、読み出し用トランジスタとして、pチャネル型トランジスタを用いて、読み出し電位を正の電位とする。 【選択図】図1
-
公开(公告)号:JP6229026B2
公开(公告)日:2017-11-08
申请号:JP2016181267
申请日:2016-09-16
申请人: 株式会社半導体エネルギー研究所
IPC分类号: H01L27/108 , H01L27/10 , H01L21/8242
CPC分类号: H01L27/1052 , G11C11/403 , G11C11/405 , G11C11/4085 , G11C16/02 , G11C16/0433 , G11C16/0483 , G11C16/08 , G11C8/08 , G11C2211/4016
-
-
-
-
-
-
-
-
-