公开(公告)号：KR102229729B1

公开(公告)日：2021-03-18

申请号：KR1020190016214A

申请日：2019-02-12

Applicant: 니혼도꾸슈도교 가부시키가이샤

Inventor： 다카쿠니 나스

IPC: H05K1/11 ,  G01R1/073 ,  G01R31/28 ,  H05K1/02 ,  H05K1/03 ,  H05K3/46

CPC classification number: H05K1/114 ,  G01R1/07314 ,  G01R1/07342 ,  G01R31/2831 ,  G01R31/2886 ,  H05K1/025 ,  H05K1/0271 ,  H05K1/0306 ,  H05K1/0346 ,  H05K1/113 ,  H05K1/141 ,  H05K3/4061 ,  H05K3/429 ,  H05K3/4611 ,  H05K3/4629 ,  H01L22/34 ,  H05K2201/0154 ,  H05K2201/0195 ,  H05K2201/041 ,  H05K2201/09027 ,  H05K2201/096 ,  H05K2201/10378

Abstract: (과제) 소형화할 수 있고, 또한 고정밀도의 도전 경로를 내부에 형성하고, 표면 패드끼리의 사이를 좁게 할 수 있고, 안정한 임피던스 정합을 가지는 복수의 타일 기판을 구비한 검사장치용 배선기판을 제공한다.
(해결수단) 베이스 기판(2)과 복수의 타일 기판(10a)을 구비하되, 상기 타일 기판(10a)은, 양측에 위치하는 상면(12) 및 하면(13)을 가지고 있고, 복수의 세라믹층(s1∼s4)으로 이루어지고, 또한 상면(12)에 형성한 복수의 상면 접속단자(14) 및 하면(13)에 형성한 복수의 하면 접속단자(15)와, 상면 접속단자(14)와 하면 접속단자(15)의 사이를 도통하는 복수의 관통 도체(16)를 가지는 세라믹 기판부(11)와; 상기 세라믹 기판부(11)의 상면(12) 측에 적층되며, 또한 양측에 위치하는 수지 표면(21a) 및 수지 이면(22a)을 가지는 복수의 수지층(j1∼j4)과, 수지 표면(21a)에 형성된 복수의 상기 프로브용 패드(23)와, 수지층(j1∼j4)끼리의 층간에 형성된 복수의 내층 배선(25a)과, 어느 하나의 상기 내층 배선(25a)을 통해서 프로브용 패드(23)와 상면 접속단자(14)의 사이를 도통하는 복수의 도전 경로(24a)를 구비한 제 1 수지 기판부(20a);로 이루어지는 검사장치용 배선기판(1).

公开(公告)号：JP6230558B2

公开(公告)日：2017-11-15

申请号：JP2015029584

申请日：2015-02-18

Applicant: 旺▲夕▼科技股▲分▼有限公司

Inventor： ▲呉▼堅州 ,  陳宗毅 ,  李天嘉 ,  郭廷▲キン▼

IPC: H01L21/66 ,  G01R1/067

CPC classification number: G01R1/06722 ,  G01R1/06705 ,  G01R1/07342 ,  G01R3/00

公开(公告)号：JPWO2016024534A1

公开(公告)日：2017-05-25

申请号：JP2016542562

申请日：2015-08-07

Applicant: 株式会社村田製作所

Inventor： 竹村　忠治 ,  忠治 竹村

IPC: G01R1/073 ,  H05K1/02 ,  H05K1/16 ,  H05K3/46

CPC classification number: G01R1/36 ,  G01R1/067 ,  G01R1/073 ,  G01R1/07342 ,  G01R1/20 ,  G01R31/26 ,  G01R31/2601 ,  H05K1/0263 ,  H05K1/0293 ,  H05K1/0306 ,  H05K1/036 ,  H05K1/092 ,  H05K1/144 ,  H05K1/181 ,  H05K3/4629 ,  H05K3/4694 ,  H05K2201/0175 ,  H05K2201/10181 ,  H05K2203/061

Abstract: 電源ラインに想定外の大電流が流れた場合の修復コストの低減を図ることができるプローブカードを提供する。被検査物の電気検査に使用されるプローブカード1aは、マザー基板2と、該マザー基板2の一方主面に実装された積層配線基板3aと、マザー基板2に設けられた外部電極7aと、積層配線基板3aのマザー基板2と反対側の主面に形成され、被検査物に電源を供給するためのプローブピン5aが接続される接続電極11aと、外部電極7aと接続電極11aとを接続する電源ラインPLと、該電源ラインPLに挿入され電流容量が電源ラインPLよりも小さいヒューズ配線20aを有する溶断部19とを備え、電源ラインPLは、積層配線基板3aの表面に露出した露出部19を有し、溶断部19が、電源ラインPLの露出部18に設けられている。

公开(公告)号：JP6067202B2

公开(公告)日：2017-01-25

申请号：JP2009514467

申请日：2007-05-25

Applicant: フォームファクター, インコーポレイテッド

Inventor： ミラー,チャールズ,エー.

IPC: G01R31/26 ,  H01L21/66 ,  G01R31/28

CPC classification number: G01R31/2889 ,  G01R1/07342

公开(公告)号：JP5991823B2

公开(公告)日：2016-09-14

申请号：JP2012029211

申请日：2012-02-14

Applicant: 株式会社日本マイクロニクス

Inventor： 田中 健太郎

IPC: H01L21/66 ,  G01R1/073

CPC classification number: G01R1/073 ,  G01R1/07378 ,  H01R12/7082 ,  H01R12/714 ,  H01R43/00 ,  G01R1/07342 ,  H01R13/6215 ,  Y10T29/49208

公开(公告)号：JP5530191B2

公开(公告)日：2014-06-25

申请号：JP2010006946

申请日：2010-01-15

Applicant: 株式会社日本マイクロニクス

Inventor： 大吾 中村 ,  孝志 秋庭 ,  健司 佐々木

IPC: G01R1/073 ,  H01L21/66

CPC classification number: G01R3/00 ,  G01R1/06727 ,  G01R1/07342 ,  Y10T29/49117

公开(公告)号：JP5529769B2

公开(公告)日：2014-06-25

申请号：JP2011005013

申请日：2011-01-13

Applicant: 東京エレクトロン株式会社

Inventor： 一成 石井 ,  哲治 渡辺 ,  慎也 小泉 ,  孝一 松崎

IPC: H01L21/66 ,  G01R31/28

CPC classification number: G01R1/07342 ,  G01R31/2863 ,  G01R31/2891

公开(公告)号：JPWO2012095997A1

公开(公告)日：2014-06-09

申请号：JP2012552615

申请日：2011-01-16

Applicant: 日本電子材料株式会社

Inventor： 中野　博文 ,  博文 中野 ,  大志 上村 ,  大志 上村 ,  一宏 松田 ,  一宏 松田

IPC: G01R1/073 ,  H01L21/66

CPC classification number: G01R3/00 ,  G01R1/07342 ,  G01R1/07378 ,  G01R31/2889 ,  Y10T29/49128

Abstract: プローブユニットの交換時に配線基板が受けるダメージを抑制し、プローブカードのリペアを容易化することを目的とする。【解決手段】下面電極22が形成されたST基板2と、ST基板2上に固着され、下面電極22を露出させる開口部31が形成されたユニット取付板3と、コンタクトプローブ51及びプローブ電極52が形成されたプローブ基板50からなり、ユニット取付板3上に固着されるプローブユニット5と、開口部31を介して下面電極22及びプローブ電極52を接続する導電性ワイヤ54とを備える。この様な構成により、ユニット取付板3を介在させて、プローブユニット5をST基板2に固着するとともに、ユニット取付板3の開口部31を介して、プローブ電極51と、下面電極22とを導通させることができる。このため、プローブユニットの交換時に配線基板が受けるダメージを抑制し、プローブカードのリペアを容易化することができる。

公开(公告)号：JP2014011373A

公开(公告)日：2014-01-20

申请号：JP2012148263

申请日：2012-07-02

Applicant: Tokyo Electron Ltd ,  東京エレクトロン株式会社

Inventor： KOMATSU SHIGEKAZU ,  HOSHINO TAKAAKI

IPC: H01L21/66 ,  G01R31/26

CPC classification number: G01R31/2601 ,  G01R1/07342 ,  G01R31/286 ,  G01R31/2874

Abstract: PROBLEM TO BE SOLVED: To provide a semiconductor inspection system capable of surely preventing dew condensation in an interface part for performing electric connection, and to provide a method for preventing dew condensation of the interface part.SOLUTION: A semiconductor inspection system includes: a probe mechanism for obtaining electric conduction by bringing a probe 20b into contact with an object to be measured; a tester for supplying an inspection signal to the object to be measured and detecting an output signal from the object to be measured to perform inspection; an interface part 40 for electrically connecting the probe 20b to the tester; vacuum seal mechanisms 45a, 45b for airtightly holding the interface part 40; an exhaust mechanism 48b for exhausting air from the interface part 40 to hold pressure-reduced atmosphere; and a dried gas supply source 46c which while controlling a flow rate by a flow rate controller 46c, supplies dried gas into the exhausted interface part 40.

Abstract translation: 要解决的问题：提供一种能够可靠地防止用于进行电连接的界面部分中的结露的半导体检查系统，并且提供一种防止界面部分的结露的方法。解决方案：半导体检查系统包括：探针 通过使探针20b与待测量物体接触来获得电导通的机构; 用于向待测对象提供检查信号的检测器，检测来自被测量物体的输出信号进行检查; 用于将探针20b电连接到测试器的接口部分40; 用于气密地保持界面部40的真空密封机构45a，45b; 用于从接口部40排出空气以保持减压气氛的排气机构48b; 以及干燥气体供给源46c，其通过流量控制器46c控制流量时，将干燥气体供给到排出的界面部40。

公开(公告)号：JP2013172137A

公开(公告)日：2013-09-02

申请号：JP2012037218

申请日：2012-02-23

Applicant: Kyocer Slc Technologies Corp ,  京セラSlcテクノロジー株式会社

Inventor： TAGUCHI TAKAYUKI ,  TERADA KENJI

IPC: H05K3/46 ,  G01R1/073

CPC classification number: G01R1/07342 ,  G01R1/07314 ,  G01R1/07378

Abstract: PROBLEM TO BE SOLVED: To provide a wiring board which meets a demand for improving electric reliability and a probe card using the wiring board.SOLUTION: A wiring board 3 according to one embodiment of this invention comprises: a core substrate 10; and a build up layer 11 formed on the core substrate 10. The built up layer 11 includes: multiple resin layer 15 laminated on the core substrate 10; multiple pads 21 formed on the top resin layer 15 and to which multiple probes 7 are respectively connected; multiple wiring conductors 25 formed on the resin layer 15 or the core substrate 10 and electrically connecting the respective multiple pads 21 with an external circuit; at least one via conductor 19 which penetrates through the resin layer 15 in a thickness direction at a position located immediately below the pad 21 and electrically connects the pad 21 with the wiring conductor 25; and at least one dummy conductor 20 which penetrates through the resin layer 15 in the thickness direction at a position located immediately below the pad 21 and does not electrically connect the pad 21 with the wiring conductor 25.

Abstract translation: 要解决的问题：提供一种符合提高电可靠性的需求的布线板和使用布线板的探针卡。解决方案：根据本发明的一个实施例的布线板3包括：芯基板10; 以及形成在芯基板10上的堆积层11.构成层11包括层叠在芯基板10上的多个树脂层15; 形成在顶部树脂层15上并且多个探针7分别连接的多个焊盘21; 形成在树脂层15或芯基板10上的多个布线导体25，并将各个多个焊盘21与外部电路电连接; 至少一个通孔导体19，其在位于焊盘21正下方的位置沿厚度方向穿透树脂层15，并将焊盘21与布线导体25电连接; 以及至少一个虚拟导体20，其在位于焊盘21正下方的位置处，在厚度方向上穿透树脂层15，并且不将焊盘21与布线导体25电连接。