公开(公告)号：JP2018186144A

公开(公告)日：2018-11-22

申请号：JP2017085831

申请日：2017-04-25

申请人： 株式会社村田製作所

发明人： 大部 功 ,  梅本 康成 ,  柴田 雅博 ,  那倉 健一

IPC分类号： H01L21/822 ,  H01L27/04 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L21/28 ,  H01L21/60

CPC分类号： H03F1/52 ,  H01L21/0217 ,  H01L21/02271 ,  H01L21/02546 ,  H01L21/0262 ,  H01L21/0274 ,  H01L21/2654 ,  H01L21/28575 ,  H01L21/30612 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/32134 ,  H01L21/76895 ,  H01L21/76898 ,  H01L23/291 ,  H01L23/3121 ,  H01L23/3171 ,  H01L23/481 ,  H01L23/5383 ,  H01L23/5386 ,  H01L24/03 ,  H01L24/05 ,  H01L24/48 ,  H01L24/85 ,  H01L25/16 ,  H01L27/0248 ,  H01L27/0605 ,  H01L27/0635 ,  H01L27/0652 ,  H01L29/045 ,  H01L29/0642 ,  H01L29/0657 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/205 ,  H01L29/207 ,  H01L29/36 ,  H01L29/41708 ,  H01L29/42304 ,  H01L29/452 ,  H01L29/66204 ,  H01L29/66318 ,  H01L29/7371 ,  H01L29/861 ,  H01L29/8613 ,  H01L2224/0221 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/0362 ,  H01L2224/04042 ,  H01L2224/05025 ,  H01L2224/05084 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/0518 ,  H01L2224/05573 ,  H01L2224/05644 ,  H01L2224/45144 ,  H01L2224/48106 ,  H01L2224/48227 ,  H01L2224/48463 ,  H01L2224/85203 ,  H01L2224/85205 ,  H01L2924/10329 ,  H01L2924/10337 ,  H01L2924/13051 ,  H01L2924/13063 ,  H01L2924/13064 ,  H01L2924/19041 ,  H01L2924/19043 ,  H03F1/565 ,  H03F3/195 ,  H03F3/213 ,  H03F2200/222 ,  H03F2200/387 ,  H03F2200/411 ,  H03F2200/426 ,  H03F2200/444 ,  H03F2200/451

摘要： 【課題】化合物半導体からなる基板を用いた半導体装置において、チップ面積の増大を抑制することが可能な半導体装置を提供する。 【解決手段】化合物半導体からなる基板の上に回路素子が形成されている。回路素子の上に、回路素子と少なくとも部分的に重なるようにボンディングパッドが配置されている。ボンディングパッドは、第1金属膜、及び第1金属膜の上に形成された第2金属膜を含む。第2金属膜の金属材料は第1金属膜の金属材料より硬い。 【選択図】図1

公开(公告)号：JP6264382B2

公开(公告)日：2018-01-24

申请号：JP2016001397

申请日：2016-01-06

申请人： 富士電機株式会社

发明人： 根本 道生 ,  吉村 尚

IPC分类号： H01L29/868 ,  H01L21/329 ,  H01L29/739 ,  H01L29/78 ,  H01L21/336 ,  H01L29/861

CPC分类号： H01L29/0611 ,  H01L21/263 ,  H01L21/268 ,  H01L21/3221 ,  H01L29/06 ,  H01L29/0684 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/36 ,  H01L29/66348 ,  H01L29/7393 ,  H01L29/7397 ,  H01L29/861 ,  H01L29/868 ,  H01L29/885

公开(公告)号：JP6233724B2

公开(公告)日：2017-11-22

申请号：JP2015506663

申请日：2014-02-20

申请人： 株式会社村田製作所

发明人： 大部 功 ,  梅本 康成 ,  黒川 敦

IPC分类号： H01L29/737 ,  H01L21/331

CPC分类号： H01L29/7378 ,  H01L29/0817 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/205 ,  H01L29/41758 ,  H01L29/66318 ,  H01L29/7371

公开(公告)号：JPWO2016125490A1

公开(公告)日：2017-10-26

申请号：JP2016573227

申请日：2016-02-03

申请人： 富士電機株式会社

发明人： 和 阿部 ,  和 阿部 ,  大嗣 宮田 ,  大嗣 宮田 ,  高橋　英紀 ,  英紀 高橋 ,  晴司 野口 ,  晴司 野口 ,  直也 島田 ,  直也 島田

IPC分类号： H01L29/78 ,  H01L21/28 ,  H01L21/322 ,  H01L21/324 ,  H01L21/336 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

CPC分类号： H01L29/7397 ,  H01L21/76897 ,  H01L27/0727 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/1095 ,  H01L29/401 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/45 ,  H01L29/66348 ,  H01L29/78 ,  H01L29/8613

摘要： IGBT又はIGBTと類似の動作をする半導体装置のラッチアップ耐量の向上及び低オン電圧化を図る。半導体装置(1A)は、第1導電型のドリフト層(3)と、ドリフト層(3)上において互いに隣り合うトレンチ(4)で挟まれたメサ領域(5)と、トレンチ(4)のそれぞれの内部にゲート絶縁膜(6)を介して設けられたゲート電極(8)と、メサ領域(5)に設けられた第2導電型のベース領域(9)と、ベース領域(9)の表層部に、トレンチ(4)の長手方向に沿って周期的に複数個配置された第1導電型のエミッタ領域(11)と、エミッタ領域(11)のそれぞれを挟むように長手方向に沿って交互に配置され、エミッタ領域(11)よりも深く形成され、かつエミッタ領域(11)の直下に廻り込んで互いに離間した第2導電型のコンタクト領域(12)と、を備える。

公开(公告)号：JP2017195386A

公开(公告)日：2017-10-26

申请号：JP2017107666

申请日：2017-05-31

申请人： ウィン セミコンダクターズ コーポレーション

发明人： 高谷 信一郎 ,  チウ ジュイ・ピン ,  チャン チア・ター

IPC分类号： H01L29/737 ,  H01L21/20 ,  H01L21/331

CPC分类号： H01L29/7371 ,  H01L29/0817 ,  H01L29/1004 ,  H01L29/205 ,  H01L29/207

摘要： 【課題】ミスフィット転位を減少又は消滅させ、ベース−コレクタ容量C bc を低減させ、更にVceオフセット電圧を低減するように設計された組成傾斜を有する擬似格子整合型ベース層を備えたGaAsHBTを提供する。 【解決手段】GaAsHBT100は、GaAs基板上に、コレクタ、ベース及びエミッタを備える。ベースは、傾斜s1のインジウム含有量iを有するIn i Ga 1−i Asからなる第1ベース層及び傾斜s2のインジウム含有量jを有するIn j Ga 1−j Asからなる第2ベース層を備え、s1の平均はs2の平均の2分の1以下である。或いは、ベースは、インジウム含有量mを有するIn m Ga 1−m Asからなる第3ベース層及びインジウム含有量nを有するIn n Ga 1−n Asからなる第4ベース層を備え、nの平均は第4ベース層側におけるmより大きい。 【選択図】図1

公开(公告)号：JPWO2016132594A1

公开(公告)日：2017-07-20

申请号：JP2017500277

申请日：2015-10-14

申请人： 株式会社村田製作所

发明人： 大部　功 ,  功 大部 ,  吉田　茂 ,  茂 吉田

IPC分类号： H01L21/331 ,  H01L21/20 ,  H01L29/737

CPC分类号： H01L29/1004 ,  H01L27/0823 ,  H01L29/205 ,  H01L29/7304 ,  H01L29/737 ,  H01L29/7371 ,  H03F1/56 ,  H03F3/21 ,  H03F2200/222 ,  H03F2200/318 ,  H03F2200/387 ,  H03F2200/411

摘要： プロセス制御性の低下及び製造コストの上昇を抑制することが可能な、高性能なHBTを実現する。GaAs基板上にエミッタ層、ベース層、及びコレクタ層を有するヘテロ接合バイポーラトランジスタであって、エミッタ層が、InGaPからなり、ベース層が、GaAsと略格子整合する組成を有するGaAsPBiからなる。

公开(公告)号：JPWO2016030966A1

公开(公告)日：2017-04-27

申请号：JP2016545123

申请日：2014-08-26

申请人： 三菱電機株式会社

发明人： 徹雄 高橋 ,  徹雄 高橋 ,  勝美 瓜生 ,  勝美 瓜生

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/12 ,  H01L29/739

CPC分类号： H01L27/0635 ,  H01L27/0727 ,  H01L29/0834 ,  H01L29/1004 ,  H01L29/402 ,  H01L29/417 ,  H01L29/7397 ,  H01L29/78 ,  H01L29/861

摘要： 第1導電型の基板の上面側に設けられた第1導電型のエミッタ領域と、該基板の上面側に設けられた第2導電型のベース領域と、該基板の下面側に設けられた第2導電型のコレクタ層とを有する活性領域と、該基板の上面側に設けられた第2導電型のアノード層と、該基板の下面側に設けられた第1導電型のカソード層とを有するダイオード領域と、を備え、該カソード層は平面視で該活性領域から離れており、該活性領域の上面側には、該アノード層よりも不純物濃度が高い第2導電型の高濃度領域が形成される。

公开(公告)号：JPWO2015162811A1

公开(公告)日：2017-04-13

申请号：JP2016514680

申请日：2014-10-29

申请人： 三菱電機株式会社

发明人： 古川　彰彦 ,  彰彦 古川 ,  昭一 折田 ,  昭一 折田 ,  宏記 村岡 ,  宏記 村岡 ,  敦司 楢崎 ,  敦司 楢崎 ,  川上　剛史 ,  剛史 川上 ,  裕二 村上 ,  裕二 村上

IPC分类号： H01L29/78 ,  H01L29/41 ,  H01L29/423 ,  H01L29/49 ,  H01L29/739

CPC分类号： H01L29/7397 ,  H01L21/28 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/66348 ,  H01L29/78

摘要： 電力用半導体装置は、第1導電型の第1ベース領域と、第2導電型の第2ベース領域と、第2ベース領域の表面から第1ベース領域に達するように設けられた互に平行な少なくとも3つの溝部であって、第2の溝部を挟んで第1の溝部と第3の溝部とが配置された溝部と、溝部の内壁を覆う絶縁膜と、絶縁膜の上に充填された導電性のトレンチゲートと、第1の溝部と第2の溝部との間の第2ベース領域に、第1の溝部に接するように設けられ、エミッタ電極に接続された第1導電型のエミッタ領域と、第1ベース領域に設けられた第2導電型のコレクタ領域とを含み、第1、第3の溝部に埋め込まれたトレンチゲートはゲート電極に接続され、第2の溝部に埋め込まれたトレンチゲートは、エミッタ電極に接続される。

公开(公告)号：JP2016076731A

公开(公告)日：2016-05-12

申请号：JP2016001397

申请日：2016-01-06

申请人： 富士電機株式会社

发明人： 根本 道生 ,  吉村 尚

IPC分类号： H01L29/868 ,  H01L21/329 ,  H01L29/739 ,  H01L29/78 ,  H01L21/336 ,  H01L29/861

CPC分类号： H01L29/0611 ,  H01L21/263 ,  H01L29/06 ,  H01L29/0684 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/36 ,  H01L29/66348 ,  H01L29/7393 ,  H01L29/7397 ,  H01L29/861 ,  H01L29/868 ,  H01L29/885 ,  H01L21/268 ,  H01L21/3221

摘要： 【課題】耐圧のばらつきおよびスイッチング特性のばらつきを低減するとともに、製造コストを低減することができる半導体装置を提供すること。 【解決手段】n - ドリフト層1の一方の主面側にpアノード層2が形成され、他方の主面側にn + カソード層3が形成されている。pアノード層2の表面には、アノード電極4が形成されている。n + カソード層3の表面には、カソード電極5が形成されている。n - ドリフト層1の内部には、ウエハのバルクの不純物濃度よりも高く、かつn + カソード層3およびpアノード層2よりも低いネットドーピング濃度を有するn型のブロードバッファ領域6が形成されている。ここで、n - ドリフト層1の比抵抗ρ 0 が定格電圧V 0 に対して0.12V 0 ≦ρ 0 ≦0.25V 0 を満たす。また、ブロードバッファ領域6のネットドーピング濃度の総量は4.8×10 11 atoms/cm 2 以上1.0×10 12 atoms/cm 2 以下である。 【選択図】図1

摘要翻译： 要解决的问题：提供一种可以减小击穿电压的变化和开关特性的变化并降低制造成本的半导体器件。解决方案：一种半导体器件包括：形成在n型层1的一个主表面侧上的p阳极层2; 形成在另一主面侧的阴极层3; 形成在p阳极层2的表面上的阳极电极4; 形成在阴极层3的表面上的阴极电极5; 以及n型宽缓冲区域6，其形成在n型层1内部，并且具有高于晶片体的杂质浓度的净掺杂浓度，并且低于阴极层3和p阳极层2的杂质浓度。这里 ，n层层1的电阻ρ满足与额定电压V的关系，其表示为0.12V≤ρ≤0.25V。宽缓冲区域6的净掺杂浓度的总量不小于4.8×10atom / cm，不大于1.0×10atoms / cm。选择图：图1

公开(公告)号：JP5900521B2

公开(公告)日：2016-04-06

申请号：JP2014008160

申请日：2014-01-20

申请人： 富士電機株式会社

发明人： 根本 道生 ,  吉村 尚

IPC分类号： H01L29/868 ,  H01L29/861 ,  H01L29/78 ,  H01L29/739 ,  H01L21/336 ,  H01L21/329

CPC分类号： H01L29/0611 ,  H01L21/263 ,  H01L29/06 ,  H01L29/0684 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/36 ,  H01L29/66348 ,  H01L29/7393 ,  H01L29/7397 ,  H01L29/861 ,  H01L29/868 ,  H01L29/885 ,  H01L21/268 ,  H01L21/3221