具缺口之封裝結構及其製造方法 PACKAGE STRUCTURE WITH NOTCH AND MANUFACTURING METHOD THEREOF
    31.
    发明专利
    具缺口之封裝結構及其製造方法 PACKAGE STRUCTURE WITH NOTCH AND MANUFACTURING METHOD THEREOF 审中-公开
    具缺口之封装结构及其制造方法 PACKAGE STRUCTURE WITH NOTCH AND MANUFACTURING METHOD THEREOF

    公开(公告)号:TW201112367A

    公开(公告)日:2011-04-01

    申请号:TW098132591

    申请日:2009-09-25

    发明人: 陳怡政

    IPC分类号: H01L

    摘要: 一種具缺口之封裝結構及其製造方法。此封裝結構包含一基板、一晶片及數個導電材料。基板具有數個第一銲墊。晶片位於基板上,並具有一第一面、一第二面、一側面、數個第二銲墊與數個缺口。第一面設置第二銲墊,第二面面對基板。此些缺口位於側面,並貫穿第一面與第二面,且一一對齊此些第一銲墊與此些第二銲墊。此些導電材料分別位於此些缺口,並接觸此些第一銲墊與此些第二銲墊,以電性連接基板與晶片。

    简体摘要: 一种具缺口之封装结构及其制造方法。此封装结构包含一基板、一芯片及数个导电材料。基板具有数个第一焊垫。芯片位于基板上,并具有一第一面、一第二面、一侧面、数个第二焊垫与数个缺口。第一面设置第二焊垫,第二面面对基板。此些缺口位于侧面,并贯穿第一面与第二面,且一一对齐此些第一焊垫与此些第二焊垫。此些导电材料分别位于此些缺口,并接触此些第一焊垫与此些第二焊垫,以电性连接基板与芯片。

    具有內連結金屬之矽晶圓 SILICON WAFER HAVING INTERCONNECTION METAL
    33.
    发明专利
    具有內連結金屬之矽晶圓 SILICON WAFER HAVING INTERCONNECTION METAL 审中-公开
    具有内链接金属之硅晶圆 SILICON WAFER HAVING INTERCONNECTION METAL

    公开(公告)号:TW201034150A

    公开(公告)日:2010-09-16

    申请号:TW098108313

    申请日:2009-03-13

    发明人: 洪正輝

    IPC分类号: H01L

    摘要: 本發明係關於一種具有內連結金屬之矽晶圓。該矽晶圓包括一矽基材、至少一電性元件、一絕緣層、一金屬層、至少一第一內連結金屬及至少一第二內連結金屬。該電性元件位於該矽基材內,且顯露於該矽基材之一第一表面。該絕緣層位於該矽基材之第一表面。該金屬層位於該絕緣層之一表面。該第一內連結金屬貫穿該絕緣層,且位於該電性元件上方,該第一內連結金屬係連接該金屬層及該電性元件。該第二內連結金屬貫穿該絕緣層,且位於該電性元件外之相對位置,該第二內連結金屬係連接該金屬層。藉此,當形成一矽穿導孔後,該矽穿導孔可透過該第二內連結金屬與該金屬層電性連接,以提升良率。

    简体摘要: 本发明系关于一种具有内链接金属之硅晶圆。该硅晶圆包括一硅基材、至少一电性组件、一绝缘层、一金属层、至少一第一内链接金属及至少一第二内链接金属。该电性组件位于该硅基材内,且显露于该硅基材之一第一表面。该绝缘层位于该硅基材之第一表面。该金属层位于该绝缘层之一表面。该第一内链接金属贯穿该绝缘层,且位于该电性组件上方,该第一内链接金属系连接该金属层及该电性组件。该第二内链接金属贯穿该绝缘层,且位于该电性组件外之相对位置,该第二内链接金属系连接该金属层。借此,当形成一硅穿导孔后,该硅穿导孔可透过该第二内链接金属与该金属层电性连接,以提升良率。

    埋入式晶片之電性連接端結構及其製法 ELECTRICAL CONNECTION STRUCTURE OF EMBEDDED CHIP AND METHOD FOR FABRICATING THE SAME
    40.
    发明专利
    埋入式晶片之電性連接端結構及其製法 ELECTRICAL CONNECTION STRUCTURE OF EMBEDDED CHIP AND METHOD FOR FABRICATING THE SAME 审中-公开
    埋入式芯片之电性连接端结构及其制法 ELECTRICAL CONNECTION STRUCTURE OF EMBEDDED CHIP AND METHOD FOR FABRICATING THE SAME

    公开(公告)号:TW200534456A

    公开(公告)日:2005-10-16

    申请号:TW093109857

    申请日:2004-04-09

    IPC分类号: H01L

    摘要: 一種埋入式晶片之電性連接端結構及其製法,主要係在整合有晶片之電路板結構上形成一絕緣層,並使該絕緣層形成有複數開口,其中至少一開口係對應於該晶片之電性連接墊位置,復於該絕緣層及其開口表面形成有導電層,並於該導電層上形成有圖案化阻層,俾使該圖案化阻層形成有複數開口以外露出部分導電層,其中至少一阻層開口係對應至該晶片之電性連接墊位置,之後進行電鍍製程,以在顯露於該圖案化阻層之導電層上形成電鍍金屬層。俾得以同時整合晶片之電性連接墊之導電結構製程與電路板導電線路之增層製程,藉以簡化製程步驟與成本。

    简体摘要: 一种埋入式芯片之电性连接端结构及其制法,主要系在集成有芯片之电路板结构上形成一绝缘层,并使该绝缘层形成有复数开口,其中至少一开口系对应于该芯片之电性连接垫位置,复于该绝缘层及其开口表面形成有导电层,并于该导电层上形成有图案化阻层,俾使该图案化阻层形成有复数开口以外露出部分导电层,其中至少一阻层开口系对应至该芯片之电性连接垫位置,之后进行电镀制程,以在显露于该图案化阻层之导电层上形成电镀金属层。俾得以同时集成芯片之电性连接垫之导电结构制程与电路板导电线路之增层制程,借以简化制程步骤与成本。