-
公开(公告)号：TW201830500A
公开(公告)日：2018-08-16
申请号：TW106118240
申请日：2017-06-02
Inventor： 黃士文 , HUANG, SHIH WEN , 朱韻文 , CHU, YUN WEN , 柯宏憲 , KE, HONG HSIEN , 林嘉慧 , LIN, CHIA HUI , 蔡釋嚴 , TSAI, SHIN YEU , 張世杰 , CHANG, SHIH CHIEH
IPC: H01L21/283
Abstract: 提供了半導體裝置結構之製造方法。此半導體裝置結構之製造方法包括形成一閘極結構於一半導體基板上，形成複數個間隔構件鄰接該閘極結構之側壁，形成一保護材料層於該閘極結構上。上述形成該保護材料層之步驟包括非電漿步驟。此半導體裝置結構之製造方法更包括沈積一介電材料層於該保護材料層上。上述沈積該介電材料層之沈積步驟包括電漿步驟。
Abstract in simplified Chinese: 提供了半导体设备结构之制造方法。此半导体设备结构之制造方法包括形成一闸极结构于一半导体基板上，形成复数个间隔构件邻接该闸极结构之侧壁，形成一保护材料层于该闸极结构上。上述形成该保护材料层之步骤包括非等离子步骤。此半导体设备结构之制造方法更包括沉积一介电材料层于该保护材料层上。上述沉积该介电材料层之沉积步骤包括等离子步骤。
-
公开(公告)号：TWI628739B
公开(公告)日：2018-07-01
申请号：TW106100590
申请日：2017-01-09
Inventor： 黃士文 , HUANG, SHIH WEN , 鄭凱鴻 , CHENG, KAI HUNG , 林嘉慧 , LIN, CHIA HUI , 蔡釋嚴 , TSAI, SHIN YEU
IPC: H01L21/762 , H01L29/36
-
公开(公告)号：TWI671903B
公开(公告)日：2019-09-11
申请号：TW107128972
申请日：2018-08-20
Inventor： 黃士文 , HUANG, SHIH WEN , 張智銘 , CHANG, JAMING , 鄭凱鴻 , CHENG, KAI HUNG , 林嘉慧 , LIN, CHIA HUI , 陳哲明 , CHEN, JEI MING
-
Patent Agency Ranking
公开(公告)号：TW201515172A
公开(公告)日：2015-04-16
申请号：TW103116197
申请日：2014-05-07
Inventor： 劉醇鴻 , LIU, TZUAN HORNG , 黃詩雯 , HUANG, SHIH WEN , 呂宗育 , LU, CHUNG YU , 胡憲斌 , HU, HSIEN PIN , 侯上勇 , HOU, SHANG YUN , 鄭心圃 , JENG, SHIN PUU
CPC classification number: H01L21/76805 , H01L21/486 , H01L23/147 , H01L23/481 , H01L23/49816 , H01L23/49827 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/32 , H01L24/81 , H01L24/83 , H01L24/97 , H01L25/0655 , H01L2224/0345 , H01L2224/0401 , H01L2224/05166 , H01L2224/05647 , H01L2224/13082 , H01L2224/131 , H01L2224/13147 , H01L2224/16227 , H01L2224/32225 , H01L2224/73204 , H01L2224/81193 , H01L2224/81815 , H01L2224/831 , H01L2224/97 , H01L2924/1305 , H01L2924/13091 , H01L2924/181 , H01L2924/00 , H01L2924/00014 , H01L2924/014 , H01L2224/81 , H01L2224/83
Abstract: 本發明提供三維積體電路(3DIC)結構及其製造方法的各種實施例。三維積體電路結構包括接合至一晶片與一基板的一矽中介板。矽中介板具有包含連接至一圖案化金屬墊的矽穿孔(through silicon vias,TSVs)的導電結構，以及位於矽穿孔相對端面的導電結構。於圖案化的金屬墊內嵌入介電結構以減少碟化效應，且圖案化的金屬墊具有不存在介電結構的區域，其位於矽穿孔之上。導電結構具有2個或多個矽穿孔。藉由使用圖案化的金屬墊與2個或多個矽穿孔，可改善導電結構與三維積體電路結構的可靠度及良率。
Abstract in simplified Chinese: 本发明提供三维集成电路(3DIC)结构及其制造方法的各种实施例。三维集成电路结构包括接合至一芯片与一基板的一硅中介板。硅中介板具有包含连接至一图案化金属垫的硅穿孔(through silicon vias,TSVs)的导电结构，以及位于硅穿孔相对端面的导电结构。于图案化的金属垫内嵌入介电结构以减少碟化效应，且图案化的金属垫具有不存在介电结构的区域，其位于硅穿孔之上。导电结构具有2个或多个硅穿孔。借由使用图案化的金属垫与2个或多个硅穿孔，可改善导电结构与三维集成电路结构的可靠度及良率。
-
公开(公告)号：TW201423941A
公开(公告)日：2014-06-16
申请号：TW102143707
申请日：2013-11-29
Inventor： 呂宗育 , LU, CHUNG YU , 胡憲斌 , HU, HSIEN PIN , 顏孝璁 , YEN, HSIAO TSUNG , 劉醇鴻 , LIU, TZUAN HORNG , 黃詩雯 , HUANG, SHIH WEN , 侯上勇 , HOU, SHANG YUN , 鄭心圃 , JENG, SHIN PUU
IPC: H01L23/498 , H01L21/768
CPC classification number: H01L21/4853 , H01L23/3142 , H01L23/49811 , H01L23/49816 , H01L23/49838 , H01L24/16 , H01L24/17 , H01L24/81 , H01L25/04 , H01L25/0652 , H01L25/0655 , H01L25/50 , H01L2224/13083 , H01L2224/13147 , H01L2224/13155 , H01L2224/16055 , H01L2224/16057 , H01L2224/16058 , H01L2224/16137 , H01L2224/16227 , H01L2224/16237 , H01L2224/16238 , H01L2224/1701 , H01L2224/73204 , H01L2224/81191 , H01L2224/81193 , H01L2224/814 , H01L2924/0002 , H01L2924/15192 , H01L2924/15787 , H01L2924/15788 , H01L2924/351 , H01L2924/00 , H01L2924/014
Abstract: 本發明揭露一種方法與裝置，適用於使用一微凸塊層在一中介層上形成一半導體裝置封裝體。上述微凸塊層可包含微凸塊與微凸塊線，其中一微凸塊是用於一晶片與上述中介層之間的一垂直連接，而一微凸塊線是用於位在上述中介層的上方的不同晶片之間的信號傳輸所使用的水平連接。上述微凸塊線可以與上述微凸塊同時形成，具有低成本或未增加成本。
Abstract in simplified Chinese: 本发明揭露一种方法与设备，适用于使用一微凸块层在一中介层上形成一半导体设备封装体。上述微凸块层可包含微凸块与微凸块线，其中一微凸块是用于一芯片与上述中介层之间的一垂直连接，而一微凸块线是用于位在上述中介层的上方的不同芯片之间的信号传输所使用的水平连接。上述微凸块线可以与上述微凸块同时形成，具有低成本或未增加成本。
-
公开(公告)号：TW201814830A
公开(公告)日：2018-04-16
申请号：TW106100590
申请日：2017-01-09
Inventor： 黃士文 , HUANG, SHIH WEN , 鄭凱鴻 , CHENG, KAI HUNG , 林嘉慧 , LIN, CHIA HUI , 蔡釋嚴 , TSAI, SHIN YEU
IPC: H01L21/762 , H01L29/36
CPC classification number: H01L27/0886 , H01L21/2254 , H01L21/30604 , H01L21/324 , H01L21/76237 , H01L21/823431 , H01L21/823481 , H01L29/0649
Abstract: 一種半導體裝置之形成方法，其包括蝕刻半導體基板以形成複數個溝槽，且溝槽之間的一部分半導體基板成為半導體條，且沉積介電劑量層至半導體條之側壁。上述介電劑量層摻雜有n型或p型摻質。以介電材料填充溝槽的剩餘部分。對介電材料進行平坦化。介電劑量層及介電材料之殘餘部分形成淺溝槽隔離區。進行熱處理以將介電劑量層中之摻質擴散至半導體條。
Abstract in simplified Chinese: 一种半导体设备之形成方法，其包括蚀刻半导体基板以形成复数个沟槽，且沟槽之间的一部分半导体基板成为半导体条，且沉积介电剂量层至半导体条之侧壁。上述介电剂量层掺杂有n型或p型掺质。以介电材料填充沟槽的剩余部分。对介电材料进行平坦化。介电剂量层及介电材料之残余部分形成浅沟槽隔离区。进行热处理以将介电剂量层中之掺质扩散至半导体条。
-
公开(公告)号：TWI553802B
公开(公告)日：2016-10-11
申请号：TW103116197
申请日：2014-05-07
Inventor： 劉醇鴻 , LIU, TZUAN HORNG , 黃詩雯 , HUANG, SHIH WEN , 呂宗育 , LU, CHUNG YU , 胡憲斌 , HU, HSIEN PIN , 侯上勇 , HOU, SHANG YUN , 鄭心圃 , JENG, SHIN PUU
CPC classification number: H01L21/76805 , H01L21/486 , H01L23/147 , H01L23/481 , H01L23/49816 , H01L23/49827 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/32 , H01L24/81 , H01L24/83 , H01L24/97 , H01L25/0655 , H01L2224/0345 , H01L2224/0401 , H01L2224/05166 , H01L2224/05647 , H01L2224/13082 , H01L2224/131 , H01L2224/13147 , H01L2224/16227 , H01L2224/32225 , H01L2224/73204 , H01L2224/81193 , H01L2224/81815 , H01L2224/831 , H01L2224/97 , H01L2924/1305 , H01L2924/13091 , H01L2924/181 , H01L2924/00 , H01L2924/00014 , H01L2924/014 , H01L2224/81 , H01L2224/83
-
公开(公告)号：TWI532137B
公开(公告)日：2016-05-01
申请号：TW102143707
申请日：2013-11-29
Inventor： 呂宗育 , LU, CHUNG YU , 胡憲斌 , HU, HSIEN PIN , 顏孝璁 , YEN, HSIAO TSUNG , 劉醇鴻 , LIU, TZUAN HORNG , 黃詩雯 , HUANG, SHIH WEN , 侯上勇 , HOU, SHANG YUN , 鄭心圃 , JENG, SHIN PUU
IPC: H01L23/498 , H01L21/768
CPC classification number: H01L21/4853 , H01L23/3142 , H01L23/49811 , H01L23/49816 , H01L23/49838 , H01L24/16 , H01L24/17 , H01L24/81 , H01L25/04 , H01L25/0652 , H01L25/0655 , H01L25/50 , H01L2224/13083 , H01L2224/13147 , H01L2224/13155 , H01L2224/16055 , H01L2224/16057 , H01L2224/16058 , H01L2224/16137 , H01L2224/16227 , H01L2224/16237 , H01L2224/16238 , H01L2224/1701 , H01L2224/73204 , H01L2224/81191 , H01L2224/81193 , H01L2224/814 , H01L2924/0002 , H01L2924/15192 , H01L2924/15787 , H01L2924/15788 , H01L2924/351 , H01L2924/00 , H01L2924/014
-
-
-
-
-
-
-
Search Results
8
records
(took 0.019 seconds)
