利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

83 条记录 (耗时 0.023 秒)

    Method and apparatus for backside illumination sensor
    1.
    发明授权
    Method and apparatus for backside illumination sensor 有权
    背面照明传感器的方法和装置

    公开(公告)号：US08772899B2

    公开(公告)日：2014-07-08

    申请号：US13409924

    申请日：2012-03-01

    申请人： Shiu-Ko JangJian ,  Min Hao Hong ,  Kei-Wei Chen ,  Ying-Lang Wang

    发明人： Shiu-Ko JangJian ,  Min Hao Hong ,  Kei-Wei Chen ,  Ying-Lang Wang

    IPC分类号： H01L31/00 ,  H01L31/02

    CPC分类号： H01L27/1464 ,  H01L27/14687

    摘要： Methods and apparatus for a backside illuminated (BSI) image sensor device are disclosed. A BSI sensor device is formed on a substrate comprising a photosensitive diode. The substrate may be thinned at the backside, then a B doped Epi-Si(Ge) layer may be formed on the backside surface of the substrate. Additional layers may be formed on the B doped Epi-Si(Ge) layer, such as a metal shield layer, a dielectric layer, a micro-lens, and a color filter.

    摘要翻译： 公开了用于背面照明（BSI）图像传感器装置的方法和装置。 在包括感光二极管的基板上形成BSI传感器装置。 衬底可以在背面变薄，则可以在衬底的背面上形成B掺杂的Epi-Si（Ge）层。 另外的层可以形成在B掺杂的Epi-Si（Ge）层上，例如金属屏蔽层，电介质层，微透镜和滤色器。

    Oxidation-free copper metallization process using in-situ baking
    2.
    发明授权
    Oxidation-free copper metallization process using in-situ baking 有权
    无氧化铜金属化工艺采用原位烘烤

    公开(公告)号：US08470390B2

    公开(公告)日：2013-06-25

    申请号：US11972785

    申请日：2008-01-11

    申请人： Yu-Sheng Wang ,  Shih-Ho Lin ,  Kei-Wei Chen ,  Szu-An Wu ,  Ying-Lang Wang

    发明人： Yu-Sheng Wang ,  Shih-Ho Lin ,  Kei-Wei Chen ,  Szu-An Wu ,  Ying-Lang Wang

    IPC分类号： B05D5/12 ,  C23C14/00

    CPC分类号： H01L21/76814 ,  H01L21/02063 ,  H01L21/76828 ,  H01L21/76843

    摘要： A method of forming an integrated circuit structure includes providing a substrate; forming a metal feature over the substrate; forming a dielectric layer over the metal feature; and forming an opening in the dielectric layer. At least a portion of the metal feature is exposed through the opening. An oxide layer is accordingly formed on an exposed portion of the metal feature. The method further includes, in a production tool having a vacuum environment, performing an oxide-removal process to remove the oxide layer. Between the step of forming the opening and the oxide-removal process, no additional oxide-removal process is performed to the metal feature outside the production tool. The method further includes, in the production tool, forming a diffusion barrier layer in the opening, and forming a seed layer on the diffusion barrier layer.

    摘要翻译： 形成集成电路结构的方法包括提供基板; 在衬底上形成金属特征; 在金属特征上形成介电层; 并在介电层中形成开口。 金属特征的至少一部分通过开口露出。 相应地，在金属特征的暴露部分上形成氧化物层。 该方法还包括在具有真空环境的生产工具中进行氧化物去除工艺以去除氧化物层。 在形成开口的步骤和氧化物去除工艺之间，对生产工具外部的金属特征没有进行额外的氧化物去除处理。 该方法还包括在生产工具中在开口中形成扩散阻挡层，并在扩散阻挡层上形成种子层。

    Stressed semiconductor device and method of manufacturing
    3.
    发明授权
    Stressed semiconductor device and method of manufacturing 有权
    强调半导体器件及其制造方法

    公开(公告)号：US08455883B2

    公开(公告)日：2013-06-04

    申请号：US13111732

    申请日：2011-05-19

    申请人： Miao-Cheng Liao ,  Min Hao Hong ,  Hsiang Hsiang Ko ,  Kei-Wei Chen ,  Ying-Lang Wang

    发明人： Miao-Cheng Liao ,  Min Hao Hong ,  Hsiang Hsiang Ko ,  Kei-Wei Chen ,  Ying-Lang Wang

    IPC分类号： H01L29/15 ,  H01L31/052 ,  H01L21/331

    CPC分类号： H01L21/823807 ,  H01L21/0245 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/0262

    摘要： A semiconductor device and method of manufacturing a semiconductor device is disclosed. The exemplary semiconductor device and method for fabricating the semiconductor device enhance carrier mobility. The method includes providing a substrate and forming a dielectric layer over the substrate. The method further includes forming a first trench within the dielectric layer, wherein the first trench extends through the dielectric layer and epitaxially (epi) growing a first active layer within the first trench and selectively curing with a radiation energy the dielectric layer adjacent to the first active layer.

    摘要翻译： 公开了一种制造半导体器件的半导体器件和方法。 用于制造半导体器件的示例性半导体器件和方法增强载流子迁移率。 该方法包括提供衬底并在衬底上形成电介质层。 该方法还包括在电介质层内形成第一沟槽，其中第一沟槽延伸穿过电介质层并且外延（epi）在第一沟槽内生长第一有源层，并用辐射能选择性地固化与第一沟槽相邻的介电层 活动层

    SEMICONDUCTOR DEVICE
    5.
    发明申请
    SEMICONDUCTOR DEVICE 审中-公开
    半导体器件

    公开(公告)号：US20100230815A1

    公开(公告)日：2010-09-16

    申请号：US12785618

    申请日：2010-05-24

    申请人： Jung-Chih Tsao ,  Kei-Wei Chen ,  Yu-Ku Lin

    发明人： Jung-Chih Tsao ,  Kei-Wei Chen ,  Yu-Ku Lin

    IPC分类号： H01L23/522 ,  H01L23/48

    CPC分类号： H01L23/5226 ,  H01L21/76805 ,  H01L21/76807 ,  H01L21/76832 ,  H01L21/76844 ,  H01L21/76846 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

    摘要： Semiconductor devices and methods for fabricating the same. An exemplary device includes a substrate, a dielectric layer, a protection layer, and a conformal barrier layer. The dielectric layer overlies the substrate and comprises an opening. The opening comprises a lower portion and a wider upper portion, exposing parts of the substrate. The bottoms of the upper portion act as shoulders of the opening. The protection layer overlies at least one shoulder of the opening. The conformal barrier layer is disposed in the opening and overlies the protection layer and the dielectric layer, wherein etching resistance of the protection layer against inert-gas plasma is higher than that of the barrier layer.

    摘要翻译： 半导体器件及其制造方法。 示例性器件包括衬底，电介质层，保护层和共形阻挡层。 电介质层覆盖在衬底上并且包括开口。 开口包括下部和较宽的上部，暴露基底的部分。 上部的底部作为开口的肩部。 保护层覆盖开口的至少一个肩部。 共形阻挡层设置在开口中并覆盖保护层和电介质层，其中保护层对惰性气体等离子体的耐蚀性高于阻挡层的抗蚀性。

    Oxidation-Free Copper Metallization Process Using In-situ Baking
    6.
    发明申请
    Oxidation-Free Copper Metallization Process Using In-situ Baking 有权
    使用原位烘烤的无氧铜金属化工艺

    公开(公告)号：US20090181164A1

    公开(公告)日：2009-07-16

    申请号：US11972785

    申请日：2008-01-11

    申请人： Yu-Sheng Wang ,  Shih-Ho Lin ,  Kei-Wei Chen ,  Szu-An Wu ,  Ying-Lang Wang

    发明人： Yu-Sheng Wang ,  Shih-Ho Lin ,  Kei-Wei Chen ,  Szu-An Wu ,  Ying-Lang Wang

    IPC分类号： H05K3/46

    CPC分类号： H01L21/76814 ,  H01L21/02063 ,  H01L21/76828 ,  H01L21/76843

    摘要： A method of forming an integrated circuit structure includes providing a substrate; forming a metal feature over the substrate; forming a dielectric layer over the metal feature; and forming an opening in the dielectric layer. At least a portion of the metal feature is exposed through the opening. An oxide layer is accordingly formed on an exposed portion of the metal feature. The method further includes, in a production tool having a vacuum environment, performing an oxide-removal process to remove the oxide layer. Between the step of forming the opening and the oxide-removal process, no additional oxide-removal process is performed to the metal feature outside the production tool. The method further includes, in the production tool, forming a diffusion barrier layer in the opening, and forming a seed layer on the diffusion barrier layer

    摘要翻译： 形成集成电路结构的方法包括提供基板; 在衬底上形成金属特征; 在金属特征上形成介电层; 并在介电层中形成开口。 金属特征的至少一部分通过开口露出。 相应地，在金属特征的暴露部分上形成氧化物层。 该方法还包括在具有真空环境的生产工具中进行氧化物去除工艺以去除氧化物层。 在形成开口的步骤和氧化物去除工艺之间，对生产工具外部的金属特征没有进行额外的氧化物去除处理。 该方法还包括在生产工具中在开口中形成扩散阻挡层，并在扩散阻挡层上形成种子层

    APPARATUSES FOR ELECTROCHEMICAL DEPOSITION, CONDUCTIVE LAYER, AND FABRICATION METHODS THEREOF
    7.
    发明申请
    APPARATUSES FOR ELECTROCHEMICAL DEPOSITION, CONDUCTIVE LAYER, AND FABRICATION METHODS THEREOF 有权
    电化学沉积装置，导电层及其制造方法

    公开(公告)号：US20080223724A1

    公开(公告)日：2008-09-18

    申请号：US11686504

    申请日：2007-03-15

    申请人： Kei-Wei Chen ,  Mu-Han Cheng ,  Jian-Sin Tsai ,  Ying-Lang Wang

    发明人： Kei-Wei Chen ,  Mu-Han Cheng ,  Jian-Sin Tsai ,  Ying-Lang Wang

    IPC分类号： C25D9/00

    CPC分类号： C25D17/001 ,  C25D17/007 ,  H01L21/2885 ,  H01L21/76843 ,  H01L21/76864 ,  H01L21/76877 ,  Y10T428/16

    摘要： Electrochemical plating (ECP) apparatuses with auxiliary cathodes to create uniform electric flux density. An ECP apparatus for electrochemical deposition includes an electrochemical cell with an electrolyte bath for electrochemically depositing a metal on a substrate. A main cathode and an anode are disposed in the electrolyte bath to provide a main electrical field. A substrate holder assembly holds a semiconductor wafer connecting the cathode. An auxiliary cathode is disposed outside the electrochemical cell to provide an auxiliary electrical field such that a flux line density at the center region of the substrate holder assembly substantially equals that at the circumference of the substrate holder assembly.

    摘要翻译： 具有辅助阴极的电化学电镀（ECP）装置，以产生均匀的电流密度。 用于电化学沉积的ECP设备包括具有用于在基底上电化学沉积金属的电解质浴的电化学电池。 主阴极和阳极设置在电解槽中以提供主电场。 衬底保持器组件保持连接阴极的半导体晶片。 辅助阴极设置在电化学电池外部以提供辅助电场，使得衬底保持器组件的中心区域处的磁通线密度基本上等于衬底保持器组件的圆周处的磁通密度。

    Via structure and process for forming the same
    8.
    发明授权
    Via structure and process for forming the same 有权
    通过结构及其形成方法

    公开(公告)号：US07417321B2

    公开(公告)日：2008-08-26

    申请号：US11323484

    申请日：2005-12-30

    申请人： Jung-Chih Tsao ,  Kei-Wei Chen ,  Ying-Jing Lu ,  Yu-Sheng Wang ,  Yu-Ku Lin

    发明人： Jung-Chih Tsao ,  Kei-Wei Chen ,  Ying-Jing Lu ,  Yu-Sheng Wang ,  Yu-Ku Lin

    IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40

    CPC分类号： H01L21/76844 ,  H01L21/76805 ,  H01L21/76846 ,  H01L21/76865 ,  H01L23/5226 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

    摘要： Via structure and process flow for interconnection in a semiconductor product. A bottom metal layer is provided to represent a connection layer in the semiconductor product. An isolation layer on the bottom metal layer comprises a via hole exposing a portion of the bottom metal layer. The via hole comprises a sidewall and a bottom. A first barrier metal layer is disposed on the sidewall of the via hole, but not on the bottom of the via hole. A metal under-layer is formed on the bottom of the via hole and on the first barrier metal layer. A second barrier metal layer is formed on the metal under-layer. A metal fill layer fills the via hole. A lattice mismatch between the metal under-layer and the second barrier metal layer is less than about 5%.

    摘要翻译： 通过半导体产品互连的结构和工艺流程。 提供底部金属层以表示半导体产品中的连接层。 底部金属层上的隔离层包括露出底部金属层的一部分的通孔。 通孔包括侧壁和底部。 第一阻挡金属层设置在通孔的侧壁上，但不设置在通孔的底部。 在通孔的底部和第一阻挡金属层上形成金属底层。 在金属底层上形成第二阻挡金属层。 金属填充层填充通孔。 金属底层和第二阻挡金属层之间的晶格失配小于约5％。

    Method to reduce Rs pattern dependence effect
    10.
    发明授权
    Method to reduce Rs pattern dependence effect 有权
    减少Rs模式依赖效应的方法

    公开(公告)号：US07208404B2

    公开(公告)日：2007-04-24

    申请号：US10687183

    申请日：2003-10-16

    申请人： Jung-Chih Tsao ,  Chi-Wen Li ,  Kei-Wei Chen ,  Jye-Wei Hsu ,  Hsien-Pin Fong ,  Steven Lin ,  Ray Chuang

    发明人： Jung-Chih Tsao ,  Chi-Wen Li ,  Kei-Wei Chen ,  Jye-Wei Hsu ,  Hsien-Pin Fong ,  Steven Lin ,  Ray Chuang

    IPC分类号： H01L21/4763

    CPC分类号： H01L21/76877 ,  H01L21/288 ,  H01L21/7684

    摘要： A method of forming a copper interconnect in an opening within a pattern is described. The copper interconnect has an Rs that is nearly independent of opening width and pattern density. A first copper layer having a concave upper surface and thickness t1 is formed in a via or trench in a dielectric layer by depositing copper and performing a first CMP step. A second copper layer with a thickness t2 where t2≦t1 and having a convex lower surface is deposited on the first copper layer by a selective electroplating method. The first and second copper layers are annealed and then a second CMP step planarizes the second copper layer to become coplanar with the dielectric layer. The invention is also a copper interconnect comprised of the aforementioned copper layers where the first copper layer has a grain density (GD1)≧GD2 for the second copper layer.

    摘要翻译： 描述了在图案内的开口中形成铜互连的方法。 铜互连具有几乎独立于开口宽度和图案密度的Rs。 通过沉积铜并执行第一CMP步骤，在电介质层中的通孔或沟槽中形成具有凹上表面和厚度t 1的第一铜层。 具有厚度为2 的第二铜层，其中具有凸下表面的第二铜层沉积在第一铜层上 通过选择性电镀方法。 对第一和​​第二铜层进行退火，然后第二CMP步骤将第二铜层平坦化成与电介质层共面。 本发明也是由上述铜层构成的铜布线，其中第一铜层具有第二铜层的晶粒密度（G SUB D1）= G D2 D2。