公开(公告)号：US20160188305A1

公开(公告)日：2016-06-30

申请号：US14583657

申请日：2014-12-27

申请人： Hongbo Rong ,  Peng Tu ,  Tatiana Shpeisman ,  Hai Liu ,  Todd A. Anderson ,  Youfeng Wu ,  Arthur N. Glew ,  Paul M. PetersEn ,  Victor W. Lee ,  P.G. Lowney ,  Arch D. Robinson ,  Cheng Wang

发明人： Hongbo Rong ,  Peng Tu ,  Tatiana Shpeisman ,  Hai Liu ,  Todd A. Anderson ,  Youfeng Wu ,  Arthur N. Glew ,  Paul M. PetersEn ,  Victor W. Lee ,  P.G. Lowney ,  Arch D. Robinson ,  Cheng Wang

IPC分类号： G06F9/45 ,  G06F9/44

CPC分类号： G06F8/43 ,  G06F8/31 ,  G06F8/443 ,  G06F8/4441 ,  G06F8/453 ,  G06F8/49 ,  G06F8/54

摘要： Technologies for generating composable library functions include a first computing device that includes a library compiler configured to compile a composable library and second computing device that includes an application compiler configured to compose library functions of the composable library based on a plurality of abstractions written at different levels of abstractions. For example, the abstractions may include an algorithm abstraction at a high level, a blocked-algorithm abstraction at medium level, and a region-based code abstraction at a low level. Other embodiments are described and claimed herein.

摘要翻译： 用于生成可组合库函数的技术包括：第一计算设备，其包括被配置为编译可组合库的库编译器和第二计算设备，所述第二计算设备包括应用编译器，所述应用编译器被配置为基于以不同级别写入的多个抽象来组合所述可组合库的库函数 的抽象。 例如，抽象可以包括高级别的算法抽象，中等级别的阻塞算法抽象，以及低级别的基于区域的代码抽象。 在此描述和要求保护的其它实施例。

公开(公告)号：US20150277968A1

公开(公告)日：2015-10-01

申请号：US14226312

申请日：2014-03-26

申请人： Justin E. Gottschlich ,  Gilles A. Pokam ,  Shiliang Hu ,  Rolf Kassa ,  Youfeng Wu ,  Irina Calciu

发明人： Justin E. Gottschlich ,  Gilles A. Pokam ,  Shiliang Hu ,  Rolf Kassa ,  Youfeng Wu ,  Irina Calciu

IPC分类号： G06F9/46 ,  G06F11/36 ,  G11C7/10

CPC分类号： G06F9/467 ,  G06F11/34 ,  G06F11/362 ,  G06F11/3648

摘要： A system is disclosed that includes a processor and a dynamic random access memory (DRAM). The processor includes a hybrid transactional memory (HyTM) that includes hardware transactional memory (HTM), and a program debugger to replay a program that includes an HTM instruction and that has been executed has been executed using the HyTM. The program debugger includes a software emulator that is to replay the HTM instruction by emulation of the HTM. Other embodiments are disclosed and claimed.

摘要翻译： 公开了一种包括处理器和动态随机存取存储器（DRAM）的系统。 处理器包括包括硬件事务存储器（HTM）的混合事务处理存储器（HyTM），并且使用HyTM执行用于重放包括HTM指令并已被执行的程序的程序调试器。 程序调试器包括一个软件仿真器，通过仿真HTM来重播HTM指令。 公开和要求保护其他实施例。

公开(公告)号：US20150186183A1

公开(公告)日：2015-07-02

申请号：US14143576

申请日：2013-12-30

申请人： NALINI VASUDEVAN ,  YOUFENG WU ,  CHENG WANG ,  SARA BAGHSORKHI ,  ALBERT HARTONO

发明人： NALINI VASUDEVAN ,  YOUFENG WU ,  CHENG WANG ,  SARA BAGHSORKHI ,  ALBERT HARTONO

IPC分类号： G06F9/48 ,  G06F9/30

CPC分类号： G06F9/30036 ,  G06F9/30043 ,  G06F9/3824 ,  G06F9/3834

摘要： A processor includes a decoder to decode an instruction, a scheduler to schedule the instruction, and an execution unit to execute the instruction. The instruction is to load a memory operation applicable to a quantity of addresses into an execution vector. The execution vector includes a plurality of vector positions for respective addressees. The instruction is further to evaluate, for a given address in the execution vector at a vector position, whether a cache indicates that a previous memory operation was performed at a higher vector position than the vector position of the given address. The instruction is also to determine, based on the evaluation whether the cache indicates that the previous memory operation was performed at a higher vector position than the vector position of the given address, whether the memory operation will cause a memory error.

摘要翻译： 处理器包括解码指令的解码器，调度指令的调度器以及执行指令的执行单元。 该指令是将适用于一定数量的地址的存储器操作加载到执行向量中。 执行向量包括用于各个收件人的多个向量位置。 该指令进一步评估对于向量位置处的执行向量中的给定地址，缓存是否指示在比给定地址的向量位置更高的向量位置执行先前的存储器操作。 该指令还基于评估来确定缓存是否指示在比给定地址的向量位置更高的向量位置执行先前的存储器操作，该存储器操作是否将引起存储器错误。

公开(公告)号：US20140208085A1

公开(公告)日：2014-07-24

申请号：US13996861

申请日：2012-03-30

申请人： Jaewoong Chung ,  Hyunchul Park ,  Hongbo Rong ,  Cheng Wang ,  Youfeng Wu

发明人： Jaewoong Chung ,  Hyunchul Park ,  Hongbo Rong ,  Cheng Wang ,  Youfeng Wu

IPC分类号： G06F9/32

CPC分类号： G06F9/325 ,  G06F8/443 ,  G06F9/30072 ,  G06F9/3842 ,  G06F9/3857 ,  G06F11/3409 ,  G06F11/348 ,  G06F2201/88

摘要： Logic and instruction to efficiently monitor loop trip count. Loop trip count information of a loop may be stored in a dedicated hardware buffer. Average loop trip count of the loop may be calculated based on the stored loop trip count information. Based on the average trip count, loop optimizations may be applied or removed from the loop. The stored loop trip count information may include an identifier identifying the loop, a total loop trip count of the loop, and an exit count of the loop.

摘要翻译： 有效监控回路行程数的逻辑和指令。 循环的循环行程计数信息可以存储在专用硬件缓冲器中。 可以基于存储的循环行程计数信息来计算循环的平均循环行程计数。 基于平均行程计数，循环优化可以从循环中应用或移除。 存储的循环行程计数信息可以包括标识循环的标识符，循环的总循环行程计数以及循环的退出计数。

公开(公告)号：US20130346781A1

公开(公告)日：2013-12-26

申请号：US13528548

申请日：2012-06-20

申请人： Jaewoong Chung ,  Hanjun Kim ,  Youfeng Wu

发明人： Jaewoong Chung ,  Hanjun Kim ,  Youfeng Wu

IPC分类号： G06F1/32 ,  G06F9/30 ,  G06F1/00

CPC分类号： G06F1/3234 ,  G06F1/3243 ,  G06F1/3287 ,  G06F9/30 ,  G06F9/30083 ,  G06F9/3836 ,  Y02D10/152 ,  Y02D10/171 ,  Y02D50/20

摘要： In one embodiment, the present invention includes an apparatus having a core including functional units each to execute instructions of a target instruction set architecture (ISA) and a power controller to control a power mode of a first functional unit responsive to a power identification field of a power instruction of a power region of a code block to be executed on the core. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种具有核心的装置，其核心包括各自执行目标指令集架构（ISA）的指令的功能单元和功率控制器，以响应于功率识别领域来控制第一功能单元的功率模式 要在核心上执行的代码块的功率区域的功率指令。 描述和要求保护其他实施例。

公开(公告)号：US08443343B2

公开(公告)日：2013-05-14

申请号：US12607589

申请日：2009-10-28

申请人： Joseph Blomstedt ,  Cheng Wang ,  Youfeng Wu

发明人： Joseph Blomstedt ,  Cheng Wang ,  Youfeng Wu

IPC分类号： G06F9/45

CPC分类号： G06F11/3604 ,  G06F8/433 ,  G06F8/456

摘要： In one embodiment of the invention a method comprising (1) receiving an unstructured binary code region that is single-threaded; (2) determining a slice criterion for the region; (3) determining a call edge, a return edge, and a fallthrough pseudo-edge for the region based on analysis of the region at a binary level; and (4) determining a context-sensitive slice based on the call edge, the return edge, the fallthrough pseudo-edge, and the slice criterion. Embodiments of the invention may include a program analysis technique that can be used to provide context-sensitive slicing of binary programs for slicing hot regions identified at runtime, with few underlying assumptions about the program from which the binary is derived. Also, in an embodiment a slicing method may include determining a context-insensitive slice, when a time limit is met, by determining the context-insensitive slice while treating call edges as a normal control flow edges.

摘要翻译： 在本发明的一个实施例中，一种方法包括（1）接收单线程的非结构化二进制码区域; （2）确定该区域的切片标准; （3）基于二进制级别的区域的分析确定该区域的通话边缘，返回边缘和下降伪边缘; 和（4）基于呼叫边缘，返回边缘，下降伪边缘和切片标准来确定上下文敏感切片。 本发明的实施例可以包括程序分析技术，其可以用于提供二进制程序的上下文敏感切片，用于对在运行时识别的热区域进行切片，而关于从其导出二进制的程序的几个基本假设。 此外，在一个实施例中，切片方法可以包括当满足时间限制时，通过在将呼叫边缘视为正常控制流边缘的同时确定上下文不敏感切片来确定上下文不敏感切片。

公开(公告)号：US08321840B2

公开(公告)日：2012-11-27

申请号：US11965271

申请日：2007-12-27

申请人： Vijayanand Nagarajan ,  Ho-Seop Kim ,  Youfeng Wu ,  Rajiv Gupta

发明人： Vijayanand Nagarajan ,  Ho-Seop Kim ,  Youfeng Wu ,  Rajiv Gupta

IPC分类号： G06F9/44

CPC分类号： G06F21/566 ,  G06F8/33 ,  G06F11/3636

摘要： Methods, systems and machine readable media are disclosed for performing dynamic information flow tracking. One method includes executing operations of a program with a main thread, and tracking the main thread's execution of the operations of the program with a tracking thread. The method further includes updating, with the tracking thread, a taint value associated with the value of the main thread to reflect whether the value is tainted, and determining, with the tracking thread based upon the taint value, whether use of the value by the main thread violates a specific security policy.

摘要翻译： 公开了用于执行动态信息流跟踪的方法，系统和机器可读介质。 一种方法包括执行具有主线程的程序的操作，并且使用跟踪线程跟踪主线程对程序的操作的执行。 该方法还包括利用跟踪线程来更新与主线程的值相关联的污点值，以反映该值是否被污染，并且基于该着色值确定跟踪线程是否使用该值 主线程违反了特定的安全策略。

公开(公告)号：US20120198426A1

公开(公告)日：2012-08-02

申请号：US13442703

申请日：2012-04-09

申请人： Youfeng Wu ,  Cheng Wang ,  Ho-Seop Kim

发明人： Youfeng Wu ,  Cheng Wang ,  Ho-Seop Kim

IPC分类号： G06F9/45

CPC分类号： G06F11/28 ,  G06F8/52 ,  G06F9/30087 ,  G06F9/45516

摘要： Methods and an apparatus to form a resilient objective instruction construct are provided. An example method obtains a source instruction construct and forms a resilient objective instruction construct by compiling one or more resilient transactions.

摘要翻译： 提供了形成弹性目标指令结构的方法和装置。 示例性方法通过编译一个或多个弹性事务来获得源指令结构并形成弹性目标指令结构。

公开(公告)号：US08060482B2

公开(公告)日：2011-11-15

申请号：US11648012

申请日：2006-12-28

申请人： Cheng Wang ,  Youfeng Wu ,  Wei-Yu Chen ,  Bratin Saha ,  Ali-Reza Adl-Tabatabai

发明人： Cheng Wang ,  Youfeng Wu ,  Wei-Yu Chen ,  Bratin Saha ,  Ali-Reza Adl-Tabatabai

IPC分类号： G06F7/00 ,  G06F17/00 ,  G06F17/30

CPC分类号： G06F8/458 ,  G06F9/3004 ,  G06F9/30087 ,  G06F9/3834 ,  G06F9/3859 ,  G06F9/3863 ,  G06F9/467

摘要： A method and apparatus for efficient and consistent validation/conflict detection in a Software Transactional Memory (STM) system is herein described. A version check barrier is inserted after a load to compare versions of loaded values before and after the load. In addition, a global timestamp (GTS) is utilized to track a latest committed transaction. Each transaction is associated with a local timestamp (LTS) initialized to the GTS value at the start of a transaction. As a transaction commits it updates the GTS to a new value and sets versions of modified locations to the new value. Pending transactions compare versions determined in read barriers to their LTS. If the version is greater than their LTS indicating another transaction has committed after the pending transaction started and initialized the LTS, then the pending transaction validates its read set to maintain efficient and consistent transactional execution.

摘要翻译： 这里描述了用于在软件事务存储器（STM）系统中有效且一致的验证/冲突检测的方法和装置。 在加载之后插入版本检查障碍，以便在加载之前和之后比较加载值的版本。 此外，使用全局时间戳（GTS）来跟踪最近提交的事务。 每个事务与在事务开始时初始化为GTS值的本地时间戳（LTS）相关联。 作为事务提交，将GTS更新为新值，并将修改的位置的版本设置为新值。 待处理的交易将比较其在LTS阅读障碍中确定的版本。 如果版本大于其LTS，指示在挂起事务启动并初始化LTS之后另一个事务已经提交，则挂起的事务会验证其读取集合以保持有效且一致的事务执行。

公开(公告)号：US20110153999A1

公开(公告)日：2011-06-23

申请号：US12644151

申请日：2009-12-22

申请人： Edson Borin ,  Youfeng Wu

发明人： Edson Borin ,  Youfeng Wu

IPC分类号： G06F9/312

CPC分类号： G06F9/30145 ,  G06F9/3834 ,  G06F9/3842 ,  G06F9/3857 ,  G06F9/3863

摘要： Example methods and apparatus to manage partial commit-checkpoints are disclosed. A disclosed example method includes identifying a commit instruction associated with a region of instructions executed by a processor, identifying candidate instructions from the region of instructions, and generating a processor partial commit-checkpoint to save a current state of the processor, the checkpoint based on calculated register values associated with live instructions, and including instruction reference addresses to link the candidate instructions.

摘要翻译： 公开了用于管理部分提交检查点的示例性方法和装置。 所公开的示例性方法包括识别与由处理器执行的指令区域相关联的提交指令，从指令区域识别候选指令，以及生成处理器部分提交检查点以保存处理器的当前状态，所述检查点基于 与实时指令相关联的计算寄存器值，并包括链接候选指令的指令参考地址。