公开(公告)号：US20120169425A1

公开(公告)日：2012-07-05

申请号：US13417763

申请日：2012-03-12

申请人： Gerhard Schrom ,  Peter Hazucha ,  Vivek De ,  Tanay Karnik

发明人： Gerhard Schrom ,  Peter Hazucha ,  Vivek De ,  Tanay Karnik

IPC分类号： H03F3/04

CPC分类号： H02M3/155 ,  G01R19/0092 ,  H02M2001/0009

摘要： A method is described comprising conducting a first current through a switching transistor. The method also comprises conducting a second current through a pair of transistors whose conductive channels are coupled in series with respect to each other and are together coupled in parallel across the switching transistor's conductive channel. The second current is less than and proportional to the first current.

摘要翻译： 描述了一种方法，其包括通过开关晶体管导通第一电流。 该方法还包括通过一对晶体管导通第二电流，导体沟道相对于彼此串联耦合并且一起并联耦合在开关晶体管的导电沟道上。 第二电流小于并与第一电流成比例。

公开(公告)号：US08103830B2

公开(公告)日：2012-01-24

申请号：US12242321

申请日：2008-09-30

申请人： Christopher Wilkerson ,  Muhammad M. Khellah ,  Vivek De ,  Ming Zhang ,  Jaume Abella ,  Javier Carretero Casado ,  Pedro Chaparro Monferrer ,  Xavier Vera ,  Antonio Gonzalez

发明人： Christopher Wilkerson ,  Muhammad M. Khellah ,  Vivek De ,  Ming Zhang ,  Jaume Abella ,  Javier Carretero Casado ,  Pedro Chaparro Monferrer ,  Xavier Vera ,  Antonio Gonzalez

IPC分类号： G06F12/16

CPC分类号： G06F12/0895 ,  G06F1/3203 ,  G06F1/3275 ,  G06F1/3296 ,  G06F12/0864 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/172

摘要： Methods and apparatus relating to disabling one or more cache portions during low voltage operations are described. In some embodiments, one or more extra bits may be used for a portion of a cache that indicate whether the portion of the cache is capable at operating at or below Vccmin levels. Other embodiments are also described and claimed.

摘要翻译： 描述了在低电压操作期间禁用一个或多个高速缓存部分的方法和装置。 在一些实施例中，一个或多个额外的比特可以用于高速缓存的一部分，其指示高速缓存的部分是否能够在Vccmin等级或更低的值下运行。 还描述和要求保护其他实施例。

公开(公告)号：US20100082905A1

公开(公告)日：2010-04-01

申请号：US12242321

申请日：2008-09-30

申请人： Christopher Wilkerson ,  Muhammad M. Khellah ,  Vivek De ,  Ming Zhang ,  Jaume Abella ,  Javier Carretero Casado ,  Pedro Chaparro Monferrer ,  Xavier Vera ,  Antonio Gonzalez

发明人： Christopher Wilkerson ,  Muhammad M. Khellah ,  Vivek De ,  Ming Zhang ,  Jaume Abella ,  Javier Carretero Casado ,  Pedro Chaparro Monferrer ,  Xavier Vera ,  Antonio Gonzalez

IPC分类号： G06F12/08

CPC分类号： G06F12/0895 ,  G06F1/3203 ,  G06F1/3275 ,  G06F1/3296 ,  G06F12/0864 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/172

摘要： Methods and apparatus relating to disabling one or more cache portions during low voltage operations are described. In some embodiments, one or more extra bits may be used for a portion of a cache that indicate whether the portion of the cache is capable at operating at or below Vccmin levels. Other embodiments are also described and claimed.

摘要翻译： 描述了在低电压操作期间禁用一个或多个高速缓存部分的方法和装置。 在一些实施例中，一个或多个额外的比特可以用于高速缓存的一部分，其指示高速缓存的部分是否能够在Vccmin等级或更低的值下运行。 还描述和要求保护其他实施例。

公开(公告)号：US07394298B2

公开(公告)日：2008-07-01

申请号：US10919672

申请日：2004-08-16

申请人： Peter Hazucha ,  Sung T. Moon ,  Gerhard Schrom ,  Tanay Karnik ,  Vivek De

发明人： Peter Hazucha ,  Sung T. Moon ,  Gerhard Schrom ,  Tanay Karnik ,  Vivek De

IPC分类号： H03K3/00

CPC分类号： H02M1/08 ,  H03K4/023

摘要： Stepwise drivers for DC/DC converters are described herein. In one embodiment, a stepwise driver is provided to charge or discharge a gate capacitance of a power switch of a DC/DC converter. In a particular embodiment, a stepwise driver example includes multiple switching elements to sequentially switch to charge a gate capacitance of a power switch of a DC/DC converter from a first voltage to a second voltage in multiple steps. Other methods and apparatuses are also described.

摘要翻译： 本文描述了用于DC / DC转换器的逐步驱动器。 在一个实施例中，提供逐步驱动器以对DC / DC转换器的电源开关的栅极电容进行充电或放电。 在特定实施例中，逐步驱动器示例包括多个开关元件，以顺序切换以将DC / DC转换器的电源开关的栅极电容从多个步骤中的第一电压从第一电压充电到第二电压。 还描述了其它方法和装置。

公开(公告)号：US20070164808A1

公开(公告)日：2007-07-19

申请号：US11324628

申请日：2006-01-03

申请人： James Tschanz ,  Victor Zia ,  Vivek De ,  Joseph Shor

发明人： James Tschanz ,  Victor Zia ,  Vivek De ,  Joseph Shor

IPC分类号： H03K3/01

CPC分类号： H03K19/00384

摘要： A system may include detection of a direction of transistor body current flow, and control of a regulator transistor to regulate a transistor body voltage based on the detected direction. In some aspects, a first regulator transistor is controlled if the direction of current flow is into a transistor body and a second regulator transistor is controlled if the direction of current flow is out of the transistor body.

摘要翻译： 系统可以包括检测晶体管体电流的方向，以及控制调节晶体管，以基于检测到的方向调节晶体管体电压。 在一些方面，如果电流方向进入晶体管体，则控制第一调节晶体管，如果电流方向流出晶体管体，则控制第二调节晶体管。

公开(公告)号：US20060071650A1

公开(公告)日：2006-04-06

申请号：US10954464

申请日：2004-09-30

申请人： Siva Narendra ,  Howard Wilson ,  Donald Gardner ,  Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Nitin Borkar ,  Vivek De ,  Shekhar Borkar

发明人： Siva Narendra ,  Howard Wilson ,  Donald Gardner ,  Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Nitin Borkar ,  Vivek De ,  Shekhar Borkar

IPC分类号： G05F1/40

CPC分类号： G06F1/26 ,  G06F1/189 ,  H01L25/16 ,  H01L25/18 ,  H01L2224/16145 ,  H01L2924/00014 ,  H01L2924/01068 ,  H01L2924/15311 ,  H01L2924/3011 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： A central processing unit (CPU) is disclosed. The CPU includes a CPU die; and a voltage regulator/converter die bonded to the CPU die in a three dimensional packaging layout.

摘要翻译： 公开了一种中央处理单元（CPU）。 CPU包括CPU管芯; 以及以三维封装布局结合到CPU管芯的电压调节器/转换器管芯。

公开(公告)号：US20060071648A1

公开(公告)日：2006-04-06

申请号：US10955383

申请日：2004-09-30

申请人： Siva Narendra ,  James Tschanz ,  Howard Wilson ,  Donald Gardner ,  Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Nitin Borkar ,  Vivek De ,  Shekhar Borkar

发明人： Siva Narendra ,  James Tschanz ,  Howard Wilson ,  Donald Gardner ,  Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Nitin Borkar ,  Vivek De ,  Shekhar Borkar

IPC分类号： G05F1/00

CPC分类号： H01L25/0657 ,  H01L25/18 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： A central processing unit (CPU) is disclosed. The CPU includes a CPU die; and a power management die bonded to the CPU die in a three dimensional packaging layout.

摘要翻译： 公开了一种中央处理单元（CPU）。 CPU包括CPU管芯; 以及以三维封装布局结合到CPU裸片的电源管理裸片。

公开(公告)号：US20050139999A1

公开(公告)日：2005-06-30

申请号：US10747805

申请日：2003-12-29

申请人： Siva Narendra ,  James Tschanz ,  Victor Zia ,  Badarinath Kommandur ,  Vivek De

发明人： Siva Narendra ,  James Tschanz ,  Victor Zia ,  Badarinath Kommandur ,  Vivek De

IPC分类号： H01L21/60 ,  H01L23/34 ,  H01L23/367 ,  H01L23/50

CPC分类号： H01L23/367 ,  H01L23/50 ,  H01L24/31 ,  H01L24/75 ,  H01L24/81 ,  H01L24/83 ,  H01L2224/16225 ,  H01L2224/73253 ,  H01L2224/75 ,  H01L2224/81801 ,  H01L2224/83801 ,  H01L2924/01005 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/16152

摘要： In some embodiments, a method includes providing an integrated circuit (IC) die in a package. The IC die may have a metal layer on a back surface of the IC die. The method may also include applying a bias signal to the IC die via the metal layer.

摘要翻译： 在一些实施例中，一种方法包括在封装中提供集成电路（IC）裸片。 IC芯片可以在IC芯片的背面上具有金属层。 该方法还可以包括经由金属层向IC管芯施加偏置信号。

公开(公告)号：US5986473A

公开(公告)日：1999-11-16

申请号：US1449

申请日：1997-12-31

申请人： Ram Kumar Krishnamurthy ,  Vivek De ,  Krishnamurthy Soumyanath

发明人： Ram Kumar Krishnamurthy ,  Vivek De ,  Krishnamurthy Soumyanath

IPC分类号： H03K19/0175 ,  H03K19/017 ,  H03K19/0185

CPC分类号： H03K19/01707 ,  H03K19/018521

摘要： A driver to provide low voltage swings on a bus with fast switching times, the driver comprising two pairs of pullup and pulldown nMOSFETs, each pair operated in complementary fashion to each other, each pair with a high voltage rail at a smaller voltage than the data input logic HIGH voltage, and where each substrate of the nMOSFETs are biased so as to reduce their threshold voltages.

摘要翻译： 驱动器在总线上提供低电压摆幅，具有快速的开关时间，驱动器包括两对上拉和下拉nMOSFET，每对互为互补的方式互相连接，每对具有电压低于数据的高压轨 输入逻辑高电压，并且其中nMOSFET的每个衬底被偏置以便降低它们的阈值电压。

公开(公告)号：US08301970B2

公开(公告)日：2012-10-30

申请号：US12286067

申请日：2008-09-26

申请人： Keith Bowman ,  James Tachanz ,  Nam Sung Kim ,  Janice Lee ,  Chris Wilkerson ,  Shih-Lien L. Lu ,  Tanay Karnlk ,  Vivek De

发明人： Keith Bowman ,  James Tachanz ,  Nam Sung Kim ,  Janice Lee ,  Chris Wilkerson ,  Shih-Lien L. Lu ,  Tanay Karnlk ,  Vivek De

IPC分类号： H03M13/33 ,  H03M13/01

CPC分类号： H03K3/0375

摘要： Sequential circuits with error-detection are provided. They may, for example, be used to replace traditional master-slave flip-flops, e.g., in critical path circuits to detect and initiate correction of late transitions at the input of the sequential. In some embodiments, such sequentials may comprise a transition detector with a time borrowing latch.

摘要翻译： 提供了具有错误检测的顺序电路。 例如，它们可以用于替代传统的主从触发器，例如在关键路径电路中，以检测并启动在顺序输入处的后期转换的校正。 在一些实施例中，这样的顺序可以包括具有时间借用锁存器的转换检测器。