公开(公告)号：US07761108B2

公开(公告)日：2010-07-20

申请号：US11191443

申请日：2005-07-27

申请人： Guk-Chan Lim

发明人： Guk-Chan Lim

IPC分类号： H04B7/00 ,  H04W40/00 ,  H04W4/00 ,  H04L12/28 ,  H04L12/56 ,  G06F15/16

CPC分类号： H04W4/10 ,  H04W72/10 ,  H04W76/45 ,  H04W84/08

摘要： A method for managing a talk burst in a PTT service system comprises: allocating, by a PTT server, master authority to a particular PTT client; and controlling, by the PTT server, another PTT clients according to a talk burst management procedure selected by the PTT client having the master authority. The PTT server allocates the master authority to the PTT client initiating a session and the PTT client having the master authority freely controls the talk burst management procedure, so that session establishment can be smoothly controlled.

摘要翻译： 一种用于管理PTT服务系统中的通话突发的方法，包括：由PTT服务器将主机授权分配给特定的PTT客户机; 并且由PTT服务器根据由具有主权限的PTT客户端选择的通话突发管理过程来控制另一PTT客户端。 PTT服务器将主机权限分配给发起会话的PTT客户端，具有主机的PTT客户端可以自由地控制通话突发管理过程，从而可以平滑地控制会话建立。

公开(公告)号：US07738893B2

公开(公告)日：2010-06-15

申请号：US11192250

申请日：2005-07-27

申请人： Guk-Chan Lim

发明人： Guk-Chan Lim

IPC分类号： H04B7/00 ,  H04B7/212 ,  H04M3/00 ,  H04W4/00 ,  H04L12/66 ,  H04L12/413

CPC分类号： H04W4/10 ,  H04W72/10 ,  H04W76/45 ,  H04W84/08

摘要： A server servicing a plurality of mobile communication systems for half-duplex communication is provided. The server comprises a transceiver to send and receive communication signals; a processor in operational relationship with the transceiver for processing executable code stored in a storage medium accessible by the processor, the executable code configured to cause the processor to detect a time duration in which a user continuously activates a half-duplex function.

摘要翻译： 提供服务于用于半双工通信的多个移动通信系统的服务器。 服务器包括发送和接收通信信号的收发器; 与所述收发器操作关系的处理器，用于处理存储在由所述处理器可访问的存储介质中的可执行代码，所述可执行代码被配置为使得所述处理器检测用户连续激活半双工功能的持续时间。

公开(公告)号：US20090256177A1

公开(公告)日：2009-10-15

申请号：US12453198

申请日：2009-05-01

申请人： Hee-Sook PARK ,  Gil-Heyun CHOI ,  Chang-Won LEE ,  Byung-Hak LEE ,  Sun-Pil YOUN ,  Dong-Chan LIM ,  Jae-Hwa PARK ,  Jang-Hee LEE ,  Woong-Hee SOHN

发明人： Hee-Sook PARK ,  Gil-Heyun CHOI ,  Chang-Won LEE ,  Byung-Hak LEE ,  Sun-Pil YOUN ,  Dong-Chan LIM ,  Jae-Hwa PARK ,  Jang-Hee LEE ,  Woong-Hee SOHN

IPC分类号： H01L29/80 ,  H01L23/498 ,  H01L23/52

CPC分类号： H01L29/4933 ,  C23C16/42 ,  H01L21/28061 ,  H01L21/28194 ,  H01L21/28556 ,  H01L21/76846 ,  H01L29/517

摘要： In an ohmic layer and methods of forming the ohmic layer, a gate structure including the ohmic layer and a metal wiring having the ohmic layer, the ohmic layer is formed using tungsten silicide that includes tungsten and silicon with an atomic ratio within a range of about 1:5 to about 1:15. The tungsten silicide may be obtained in a chamber using a reaction gas including a tungsten source gas and a silicon source gas by a partial pressure ratio within a range of about 1.0:25.0 to about 1.0:160.0. The reaction gas may have a partial pressure within a range of about 2.05 percent to about 30.0 percent of a total internal pressure of the chamber. When the ohmic layer is employed for a conductive structure, such as a gate structure or a metal wiring, the conductive structure may have a reduced resistance.

摘要翻译： 在欧姆层和形成欧姆层的方法中，包括欧姆层的栅极结构和具有欧姆层的金属布线，欧姆层使用包含钨和硅的钨硅化物形成，原子比在约 1:5至约1:15。 可以在室内使用包含钨源气体和硅源气体的反应气体，在约1.0:25.0至约1.0:16.0.0的范围内的分压比获得硅化钨。 反应气体可以具有在室的总内部压力的约2.05％至约30.0％的范围内的分压。 当欧姆层用于诸如栅极结构或金属布线的导电结构时，导电结构可以具有降低的电阻。

公开(公告)号：US07534709B2

公开(公告)日：2009-05-19

申请号：US11233580

申请日：2005-09-23

申请人： Jae-Hwa Park ,  Gil-Heyun Choi ,  Chang-Won Lee ,  Byung-Hak Lee ,  Hee-Sook Park ,  Woong-Hee Sohn ,  Jong-Ryeol Yoo ,  Sun-Pil Yun ,  Jang-Hee Lee ,  Dong-Chan Lim

发明人： Jae-Hwa Park ,  Gil-Heyun Choi ,  Chang-Won Lee ,  Byung-Hak Lee ,  Hee-Sook Park ,  Woong-Hee Sohn ,  Jong-Ryeol Yoo ,  Sun-Pil Yun ,  Jang-Hee Lee ,  Dong-Chan Lim

IPC分类号： H01L21/3205

CPC分类号： H01L21/76841 ,  H01L21/28061 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L29/4933 ,  H01L29/4941

摘要： Embodiments of the present invention include semiconductor devices that can be made with relatively low resistance, and methods of forming the semiconductor devices. A resistance reducing layer is formed between a polysilicon layer and a metal layer. As a result, an interface resistance between the polysilicon layer and the metal layer is greatly reduced and a distribution of the interface resistance is very uniform. As a result, a conductive structure including the resistance reducing layer has a greatly reduced sheet resistance to improve electrical characteristics of a semiconductor device having the conductive structure.

摘要翻译： 本发明的实施例包括可以制造成具有较低电阻的半导体器件，以及形成半导体器件的方法。 在多晶硅层和金属层之间形成电阻降低层。 结果，多晶硅层和金属层之间的界面电阻大大降低，并且界面电阻的分布非常均匀。 结果，包括电阻降低层的导电结构具有大大降低的薄层电阻以改善具有导电结构的半导体器件的电特性。

公开(公告)号：US20090067664A1

公开(公告)日：2009-03-12

申请号：US12041124

申请日：2008-03-03

申请人： Soo-chan LIM

发明人： Soo-chan LIM

IPC分类号： H04R1/02 ,  H03G5/00

CPC分类号： H04N5/642 ,  H04R5/02 ,  H04R2499/15 ,  H04S7/307

摘要： A method for equalizing audio and a video apparatus using the audio equalizing method are provided. The method for equalizing audio includes detecting the distance between a speaker mounted in a video apparatus and a reflective surface, and equalizing an audio signal to be output from the speaker based on the detected distance. Accordingly, attenuation of audio output is reduced, so audio output is optimized.

摘要翻译： 提供了一种使用音频均衡方法来均衡音频和视频设备的方法。 用于均衡音频的方法包括检测安装在视频设备中的扬声器与反射表面之间的距离，以及基于检测到的距离来均衡从扬声器输出的音频信号。 因此，音频输出的衰减减小，音频输出被优化。

公开(公告)号：US20060068535A1

公开(公告)日：2006-03-30

申请号：US11216662

申请日：2005-08-31

申请人： Sun-Pil Youn ,  Chang-Won Lee ,  Woong-Hee Sohn ,  Gil-Heyun Choi ,  Jong-Ryeol Yoo ,  Dong-Chan Lim ,  Byung-Hak Lee ,  Hee-Sook Park

发明人： Sun-Pil Youn ,  Chang-Won Lee ,  Woong-Hee Sohn ,  Gil-Heyun Choi ,  Jong-Ryeol Yoo ,  Dong-Chan Lim ,  Byung-Hak Lee ,  Hee-Sook Park

IPC分类号： H01L21/8234

CPC分类号： H01L21/823462 ,  H01L21/823481

摘要： Methods of forming semiconductor devices are provided. A preliminary gate structure is formed on a semiconductor substrate. The preliminary gate structure includes a gate insulation layer pattern, a polysilicon layer pattern and a conductive layer pattern. A first oxidation process is performed on the preliminary gate structure using an oxygen radical. The first oxidation process is carried out at a first temperature. A second oxidation process is carried out on the oxidized preliminary gate structure to provide a gate structure on the substrate, the second oxidation process being carried out at a second temperature, the second temperature being higher than the first temperature.

摘要翻译： 提供了形成半导体器件的方法。 在半导体衬底上形成初步栅极结构。 预栅极结构包括栅极绝缘层图案，多晶硅层图案和导电层图案。 使用氧自由基对预选栅极结构进行第一氧化处理。 第一氧化过程在第一温度下进行。 在氧化的预选栅极结构上进行第二氧化工艺以在衬底上提供栅极结构，第二氧化工艺在第二温度下进行，第二温度高于第一温度。

公开(公告)号：US20060057794A1

公开(公告)日：2006-03-16

申请号：US11227541

申请日：2005-09-15

申请人： Sun-Pil Youn ,  Chang-Won Lee ,  Woong-Hee Sohn ,  Gil-Heyun Choi ,  Jong-Ryeol Yoo ,  Dong-Chan Lim ,  Jae-Hwa Park ,  Byung-Hak Lee ,  Hee-Sook Park

发明人： Sun-Pil Youn ,  Chang-Won Lee ,  Woong-Hee Sohn ,  Gil-Heyun Choi ,  Jong-Ryeol Yoo ,  Dong-Chan Lim ,  Jae-Hwa Park ,  Byung-Hak Lee ,  Hee-Sook Park

IPC分类号： H01L21/8234

CPC分类号： H01L27/11526 ,  H01L21/82345 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11546

摘要： A semiconductor device includes a first conductive layer on a semiconductor substrate, a dielectric layer including a high-k dielectric material on the first conductive layer, a second conductive layer including polysilicon doped with P-type impurities on the dielectric layer, and a third conductive layer including a metal on the second conductive layer. In some devices, a first gate structure is formed in a main cell region and includes a tunnel oxide layer, a floating gate, a first high-k dielectric layer, and a control gate. The control gate includes a layer of polysilicon doped with P-type impurities and a metal layer. A second gate structure is formed outside the main cell region and includes a tunnel oxide layer, a conductive layer, and a metal layer. A third gate structure is formed in a peripheral cell region and includes a tunnel oxide, a conductive layer, and a high-k dielectric layer having a width narrower than the conductive layer. Method embodiments are also disclosed.

摘要翻译： 半导体器件包括在半导体衬底上的第一导电层，在第一导电层上包括高k电介质材料的电介质层，在电介质层上包含掺杂有P型杂质的多晶硅的第二导电层，以及第三导电层 层，其包括在第二导电层上的金属。 在一些器件中，第一栅极结构形成在主单元区域中，并且包括隧道氧化物层，浮置栅极，第一高k电介质层和控制栅极。 控制栅极包括掺杂有P型杂质和金属层的多晶硅层。 第二栅极结构形成在主单元区域的外部，并且包括隧道氧化物层，导电层和金属层。 第三栅极结构形成在周边单元区域中，并且包括具有比导电层窄的宽度的隧道氧化物，导电层和高k电介质层。 还公开了方法实施例。

公开(公告)号：US20060051921A1

公开(公告)日：2006-03-09

申请号：US11215504

申请日：2005-08-30

申请人： Sun-Pil Youn ,  Gil-Heyun Choi ,  Chang-Won Lee ,  Byung-Hak Lee ,  Hee-Sook Park ,  Dong-Chan Lim ,  Jae-Hwa Park ,  Woong-Hee Sohn ,  Jong-Ryeol Yoo

发明人： Sun-Pil Youn ,  Gil-Heyun Choi ,  Chang-Won Lee ,  Byung-Hak Lee ,  Hee-Sook Park ,  Dong-Chan Lim ,  Jae-Hwa Park ,  Woong-Hee Sohn ,  Jong-Ryeol Yoo

IPC分类号： H01L21/336 ,  H01L21/31

CPC分类号： H01L21/28176 ,  H01L27/115 ,  H01L27/11521

摘要： In methods of manufacturing semiconductor devices, a preliminary gate oxide layer is formed on a substrate. A surface treatment process is performed on the preliminary gate oxide layer that reduces a diffusion of an oxidizing agent in the preliminary gate oxide layer to form a gate oxide layer on the substrate. A preliminary gate structure is formed on the gate oxide layer. The preliminary gate structure includes a first conductive layer pattern on the gate oxide layer and a second conductive layer pattern on the first conductive layer pattern. An oxidation process is performed on the preliminary gate structure using the oxidizing agent to form an oxide layer on a sidewall of the first conductive layer pattern and on the gate oxide layer, and to round at least one edge portion of the first conductive layer pattern.

摘要翻译： 在半导体器件的制造方法中，在基板上形成预备栅氧化层。 在预栅极氧化物层上进行表面处理工艺，其减少预选栅极氧化物层中的氧化剂的扩散，以在衬底上形成栅极氧化物层。 在栅极氧化物层上形成初步栅极结构。 预栅极结构包括栅极氧化物层上的第一导电层图案和第一导电层图案上的第二导电层图案。 使用氧化剂对预选栅极结构进行氧化处理，以在第一导电层图案和栅极氧化物层的侧壁上形成氧化物层，并且使第一导电层图案的至少一个边缘部分圆弧化。

公开(公告)号：US06969766B2

公开(公告)日：2005-11-29

申请号：US10424181

申请日：2003-04-25

申请人： Sung Kee Kim ,  Hyunil Lee ,  Jong Chan Lim ,  Hoon Choi ,  Jae Hoon Jeon ,  Sang Youl Ahn ,  Sung Hee Lee ,  Won Jun Yoon

发明人： Sung Kee Kim ,  Hyunil Lee ,  Jong Chan Lim ,  Hoon Choi ,  Jae Hoon Jeon ,  Sang Youl Ahn ,  Sung Hee Lee ,  Won Jun Yoon

IPC分类号： C12N15/09 ,  A61K31/513 ,  A61K31/52 ,  C07D277/80 ,  C07D405/12 ,  C07D417/04 ,  C07D417/12 ,  C07D417/14 ,  C07D473/02 ,  C07D473/18 ,  C07D473/32 ,  C07D473/34 ,  C07D247/02 ,  C07D413/12

CPC分类号： C07D417/04 ,  C07B2200/11 ,  C07D277/80 ,  C07D417/12 ,  C07D417/14 ,  Y02P20/55

摘要： This application relates to monomers of the general formula (I) for the preparation of PNA (peptide nucleic acid) oligomers and provides method for the synthesis of both predefined sequence PNA oligomers and random sequence PNA oligomers: wherein E is nitrogen or C—R′; J is sulfur or oxygen; R′, R1, R2, R3, R4 is independently H, halogen, alkyl, nitro, nitrile, alkoxy, halogenated alkyl, halogenated alkoxy, phenyl or halogenated phenyl, R5 is H or protected or unprotected side chain of natural or unnatural α-amino acid; and B is a natural or unnatural nucleobase, wherein when said nucleobase has an exocyclic amino function, said function is protected by protecting group which is labile to acids but stable to weak to medium bases in the presence of thiol.

摘要翻译： 本申请涉及用于制备PNA（肽核酸）寡聚体的通式（I）的单体，并提供合成预定义的序列PNA寡聚体和随机序列PNA寡聚体的方法：其中E为氮或C-R' ; J为硫或氧; R'，R 1，R 2，R 3，R 4独立地是H，卤素，烷基，硝基，腈，烷氧基，卤代烷基，卤代烷氧基，苯基或卤代苯基，R 5是H或被保护或未被保护的天然或非天然α- 氨基酸; 并且B是天然或非天然核碱基，其中当所述核碱基具有环外氨基功能时，所述功能受到在硫醇存在下对酸不稳定但对弱至中碱稳定的保护基保护。

公开(公告)号：US06486021B2

公开(公告)日：2002-11-26

申请号：US09727584

申请日：2000-12-04

申请人： Min-Soo Kim ,  Chan Lim

发明人： Min-Soo Kim ,  Chan Lim

IPC分类号： H01L218242

CPC分类号： H01L28/40 ,  H01L21/02183 ,  H01L21/02194 ,  H01L21/0228 ,  H01L21/31604 ,  H01L27/10814 ,  H01L28/90

摘要： A semiconductor device for use in a memory cell includes an active matrix an active matrix provided with a semiconductor substrate, a plurality of transistors formed on the semiconductor substrate and conductive plugs electrically connected to the transistors, a number of lower electrodes formed on top of the conductive plugs, Ta2O5 films formed on the lower electrodes, composite films formed on the Ta2O5 films and upper electrodes formed on the composite films.

摘要翻译： 用于存储单元的半导体器件包括有源矩阵，设置有半导体衬底的有源矩阵，形成在半导体衬底上的多个晶体管和与晶体管电连接的导电插头，多个下电极形成在 导电插头，形成在下电极上的Ta2O5膜，形成在Ta2O5膜上的复合膜和形成在复合膜上的上电极。