公开(公告)号：US20110315960A1

公开(公告)日：2011-12-29

申请号：US13224661

申请日：2011-09-02

申请人： Niti Goel ,  Wilman Tsai ,  Jack Kavalieros

发明人： Niti Goel ,  Wilman Tsai ,  Jack Kavalieros

IPC分类号： H01L29/15 ,  H01L21/336

CPC分类号： H01L29/7391 ,  H01L29/205 ,  H01L29/66356

摘要： A TFET includes a source region (110, 210), a drain region (120, 220), a channel region (130, 230) between the source region and the drain region, and a gate region (140, 240) adjacent to the channel region. The source region contains a first compound semiconductor including a first Group III material and a first Group V material, and the channel region contains a second compound semiconductor including a second Group III material and a second Group V material. The drain region may contain a third compound semiconductor including a third Group III material and a third Group V material.

摘要翻译： TFET包括源极区（110,210），漏极区（120,220），在源极区和漏极区之间的沟道区（130,230）以及与该区域相邻的栅极区域（140,240） 渠道区域。 源极区域包含包含第一III族材料和第一V族材料的第一化合物半导体，并且沟道区域包含包含第二III族材料和第二V族材料的第二化合物半导体。 漏极区域可以包含第三化合物半导体，其包括第三III族材料和第三族V族材料。

公开(公告)号：US20110121393A1

公开(公告)日：2011-05-26

申请号：US13021640

申请日：2011-02-04

申请人： Robert S. Chau ,  Suman Datta ,  Jack Kavalieros ,  Justin K. Brask ,  Mark L. Doczy ,  Matthew Metz

发明人： Robert S. Chau ,  Suman Datta ,  Jack Kavalieros ,  Justin K. Brask ,  Mark L. Doczy ,  Matthew Metz

IPC分类号： H01L29/78

CPC分类号： H01L29/7848 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/16 ,  H01L29/20 ,  H01L29/201 ,  H01L29/207 ,  H01L29/267 ,  H01L29/41783 ,  H01L29/4236 ,  H01L29/452 ,  H01L29/517 ,  H01L29/66522 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/78 ,  H01L29/7827 ,  H01L29/7836 ,  H01L29/785 ,  H01L29/78603 ,  H01L29/78618 ,  H01L29/78681

摘要： A transistor having a narrow bandgap semiconductor source/drain region is described. The transistor includes a gate electrode formed on a gate dielectric layer formed on a silicon layer. A pair of source/drain regions are formed on opposite sides of the gate electrode wherein said pair of source/drain regions comprise a narrow bandgap semiconductor film formed in the silicon layer on opposite sides of the gate electrode.

摘要翻译： 描述具有窄带隙半导体源极/漏极区域的晶体管。 晶体管包括形成在形成于硅层上的栅介质层上的栅电极。 一对源极/漏极区域形成在栅电极的相对侧上，其中所述一对源极/漏极区域包括形成在栅电极的相对侧上的硅层中的窄带隙半导体膜。

公开(公告)号：US07928468B2

公开(公告)日：2011-04-19

申请号：US12347883

申请日：2008-12-31

申请人： Prashant Majhi ,  Jack Kavalieros ,  Wilman Tsai

发明人： Prashant Majhi ,  Jack Kavalieros ,  Wilman Tsai

IPC分类号： H01L33/00

CPC分类号： H01L29/7782 ,  H01L21/02381 ,  H01L21/02387 ,  H01L21/0245 ,  H01L21/02494 ,  H01L21/02505 ,  H01L21/02532 ,  H01L29/1075

摘要： Embodiments of the present invention describe a semiconductor device having an buffer structure and methods of fabricating the buffer structure. The buffer structure is formed between a substrate and a quantum well layer to prevent defects in the substrate and quantum well layer due to lattice mismatch. The buffer structure comprises a first buffer layer formed on the substrate, a plurality of blocking members formed on the first buffer layer, and second buffer formed on the plurality of blocking members. The plurality of blocking members prevent the second buffer layer from being deposited directly onto the entire first buffer layer so as to minimize lattice mismatch and prevent defects in the first and second buffer layers.

摘要翻译： 本发明的实施例描述了具有缓冲结构的半导体器件和制造缓冲结构的方法。 缓冲结构形成在衬底和量子阱层之间，以防止由于晶格失配而引起的衬底和量子阱层中的缺陷。 缓冲结构包括形成在基板上的第一缓冲层，形成在第一缓冲层上的多个阻挡构件和形成在多个阻挡构件上的第二缓冲器。 多个阻挡构件防止第二缓冲层直接沉积在整个第一缓冲层上，以便最小化晶格失配并防止第一和第二缓冲层中的缺陷。

公开(公告)号：US07915167B2

公开(公告)日：2011-03-29

申请号：US11240440

申请日：2005-09-29

申请人： Marko Radosavljevic ,  Amlan Majumdar ,  Suman Datta ,  Jack Kavalieros ,  Brian S. Doyle ,  Justin K. Brask ,  Robert S. Chau

发明人： Marko Radosavljevic ,  Amlan Majumdar ,  Suman Datta ,  Jack Kavalieros ,  Brian S. Doyle ,  Justin K. Brask ,  Robert S. Chau

IPC分类号： H01L21/302

CPC分类号： H01L29/42392 ,  H01L21/28079 ,  H01L21/28194 ,  H01L29/0673 ,  H01L29/41775 ,  H01L29/495 ,  H01L29/51 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66606 ,  H01L29/66636 ,  H01L29/66742 ,  H01L29/7834 ,  H01L29/78618 ,  H01L29/78696 ,  Y10S438/926 ,  Y10S438/957

摘要： A method for fabricating a field-effect transistor with a gate completely wrapping around a channel region is described. Ion implantation is used to make the oxide beneath the channel region of the transistor more etchable, thereby allowing the oxide to be removed below the channel region. Atomic layer deposition is used to form a gate dielectric and a metal gate entirely around the channel region once the oxide is removed below the channel region.

摘要翻译： 描述了一种制造具有完全围绕通道区域的栅极的场效应晶体管的方法。 离子注入用于使晶体管的沟道区下方的氧化物更易蚀刻，从而允许氧化物在沟道区下方被去除。 一旦氧化物在通道区域下方被去除，原子层沉积被用于在通道区域的整个周围形成栅极电介质和金属栅极。

公开(公告)号：US20100295129A1

公开(公告)日：2010-11-25

申请号：US12850582

申请日：2010-08-04

申请人： Robert S. Chau ,  Suman Datta ,  Jack Kavalieros ,  Justin K. Brask ,  Mark L. Doczy ,  Matthew Metz

发明人： Robert S. Chau ,  Suman Datta ,  Jack Kavalieros ,  Justin K. Brask ,  Mark L. Doczy ,  Matthew Metz

IPC分类号： H01L29/786

CPC分类号： H01L29/7848 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/16 ,  H01L29/20 ,  H01L29/201 ,  H01L29/207 ,  H01L29/267 ,  H01L29/41783 ,  H01L29/4236 ,  H01L29/452 ,  H01L29/517 ,  H01L29/66522 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/78 ,  H01L29/7827 ,  H01L29/7836 ,  H01L29/785 ,  H01L29/78603 ,  H01L29/78618 ,  H01L29/78681

摘要： A transistor having a narrow bandgap semiconductor source/drain region is described. The transistor includes a gate electrode formed on a gate dielectric layer formed on a silicon layer. A pair of source/drain regions are formed on opposite sides of the gate electrode wherein said pair of source/drain regions comprise a narrow bandgap semiconductor film formed in the silicon layer on opposite sides of the gate electrode.

摘要翻译： 描述具有窄带隙半导体源极/漏极区域的晶体管。 晶体管包括形成在形成于硅层上的栅介质层上的栅电极。 一对源极/漏极区域形成在栅电极的相对侧上，其中所述一对源极/漏极区域包括形成在栅电极的相对侧上的硅层中的窄带隙半导体膜。

公开(公告)号：US07833887B2

公开(公告)日：2010-11-16

申请号：US12145020

申请日：2008-06-24

申请人： Willy Rachmady ,  Jack Kavalieros

发明人： Willy Rachmady ,  Jack Kavalieros

IPC分类号： H01L21/26 ,  H01L21/42

CPC分类号： H01L29/785 ,  H01L29/66795

摘要： A method of forming a notched-base spacer profile for non-planar transistors includes providing a semiconductor fin having a channel region on a substrate and forming a gate electrode adjacent to sidewalls of the channel region and on a top surface of the channel region, the gate electrode having on a top surface a hard mask. a spacer layer is deposited over the gate and the fin using a enhanced chemical vapor deposition (PE-CVD) process. A multi-etch process is applied to the spacer layer to form a pair of notches on laterally opposite sides of the gate electrode, wherein each notch is located adjacent to sidewalls of the fin and on the top surface of the fin.

摘要翻译： 形成用于非平面晶体管的缺口基隔离物轮廓的方法包括提供在衬底上具有通道区域的半导体鳍片，并且形成与沟道区域的侧壁相邻并且在沟道区域的顶表面上的栅电极， 栅电极在顶表面上具有硬掩模。 使用增强的化学气相沉积（PE-CVD）工艺在栅极和散热片上沉积间隔层。 将多蚀刻工艺应用于间隔层，以在栅电极的横向相对侧上形成一对凹口，其中每个凹口位于翅片的侧壁和鳍的顶表面附近。

公开(公告)号：US07777282B2

公开(公告)日：2010-08-17

申请号：US12228457

申请日：2008-08-13

申请人： Prashant Majhi ,  Wilman Tsai ,  Jack Kavalieros ,  Ravi Pillarisetty ,  Benjamin Chu-Kung

发明人： Prashant Majhi ,  Wilman Tsai ,  Jack Kavalieros ,  Ravi Pillarisetty ,  Benjamin Chu-Kung

IPC分类号： H01L29/76 ,  H01L29/94

CPC分类号： H01L21/26586 ,  H01L21/2652 ,  H01L29/66545 ,  H01L29/7835

摘要： A microelectronic device includes a tunneling pocket within an asymmetrical semiconductive body including source- and drain wells. The tunneling pocket is formed by a self-aligned process by removing a dummy gate electrode from a gate spacer and by implanting the tunneling pocket into the semiconductive body or into an epitaxial film that is part of the semiconductive body.

公开(公告)号：US20100163927A1

公开(公告)日：2010-07-01

申请号：US12319097

申请日：2008-12-30

申请人： Ravi Pillarisetty ,  Mantu Hudait ,  Marko Radosavljevic ,  Willy Rachmady ,  Gilbert Dewey ,  Jack Kavalieros

发明人： Ravi Pillarisetty ,  Mantu Hudait ,  Marko Radosavljevic ,  Willy Rachmady ,  Gilbert Dewey ,  Jack Kavalieros

IPC分类号： H01L29/778 ,  H01L21/335

CPC分类号： H01L29/155 ,  H01L21/823807 ,  H01L21/823892 ,  H01L29/0653 ,  H01L29/205 ,  H01L29/207 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/66795 ,  H01L29/7831

摘要： Embodiments of an apparatus and methods for providing three-dimensional complementary metal oxide semiconductor devices comprising modulation doped transistors are generally described herein. Other embodiments may be described and claimed.

摘要翻译： 本文通常描述用于提供包括调制掺杂晶体管的三维互补金属氧化物半导体器件的装置和方法的实施例。 可以描述和要求保护其他实施例。

公开(公告)号：US20100038713A1

公开(公告)日：2010-02-18

申请号：US12228457

申请日：2008-08-13

申请人： Prashant Majhi ,  William Tsai ,  Jack Kavalieros ,  Ravi Pillarisetty ,  Benjamin Chu-Kung

发明人： Prashant Majhi ,  William Tsai ,  Jack Kavalieros ,  Ravi Pillarisetty ,  Benjamin Chu-Kung

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L21/26586 ,  H01L21/2652 ,  H01L29/66545 ,  H01L29/7835

摘要： A microelectronic device includes a tunneling pocket within an asymmetrical semiconductive body including source- and drain wells. The tunneling pocket is formed by a self-aligned process by removing a dummy gate electrode from a gate spacer and by implanting the tunneling pocket into the semiconductive body or into an epitaxial film that is part of the semiconductive body.

摘要翻译： 微电子器件包括位于不对称半导体内的隧道槽，其包括源阱和漏极井。 通过从栅极隔离物去除虚拟栅极电极并且将隧穿槽注入半导体本体或者作为半导体本体的一部分的外延膜中，通过自对准工艺形成隧穿袋。

公开(公告)号：US20090325350A1

公开(公告)日：2009-12-31

申请号：US12114227

申请日：2008-05-02

申请人： Marko Radosavljevic ,  Suman Datta ,  Brian S. Doyle ,  Jack Kavalieros ,  Justin K. Brask ,  Mark L. Doczy ,  Amian Majumdar ,  Robert S. Chau

发明人： Marko Radosavljevic ,  Suman Datta ,  Brian S. Doyle ,  Jack Kavalieros ,  Justin K. Brask ,  Mark L. Doczy ,  Amian Majumdar ,  Robert S. Chau

IPC分类号： H01L21/762 ,  H01L21/336

CPC分类号： H01L29/41791 ,  H01L21/3141 ,  H01L23/485 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/785 ,  H01L29/78621 ,  H01L29/78681 ,  H01L29/78684 ,  H01L2029/7858 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device comprising a gate electrode formed on a gate dielectric layer formed on a semiconductor film. A pair of source/drain regions are formed adjacent the channel region on opposite sides of the gate electrode. The source and drain regions each comprise a semiconductor portion adjacent to and in contact with the semiconductor channel and a metal portion adjacent to and in contact with the semiconductor portion.

摘要翻译： 一种半导体器件，包括形成在形成在半导体膜上的栅极电介质层上的栅电极。 一对源极/漏极区域形成在栅电极的相对侧上的沟道区域附近。 源极和漏极区域各自包括与半导体沟道相邻并与其接触的半导体部分和与半导体部分相邻并与其接触的金属部分。