利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

97 条记录 (耗时 0.03 秒)

    Pad and method for chemical mechanical polishing
    11.
    发明授权
    Pad and method for chemical mechanical polishing 有权
    化学机械抛光垫和方法

    公开(公告)号：US08047899B2

    公开(公告)日：2011-11-01

    申请号：US11878654

    申请日：2007-07-26

    申请人： Chun-Fu Chen ,  Yung-Tai Hung ,  Chin-Ta Su ,  Kuang-Chao Chen

    发明人： Chun-Fu Chen ,  Yung-Tai Hung ,  Chin-Ta Su ,  Kuang-Chao Chen

    IPC分类号： B24B7/22 ,  B24D3/34

    CPC分类号： B24B37/24 ,  B24D3/346

    摘要： A method for chemical-mechanical polishing two adjacent structures of a semiconductor device is provided. The method for mechanical polishing comprising: (a) providing a semiconductor device comprising a recess formed in a surface thereof, a first layer formed over the surface, and a second layer filled with the recess and formed on the first layer; and (b) substantially polishing the first and second layer with a pad and a substantially inhibitor-free slurry, wherein the pad comprising a corrosion inhibitor of the second layer.

    摘要翻译： 提供了半导体器件的两个相邻结构的化学机械抛光方法。 一种用于机械抛光的方法，包括：（a）提供半导体器件，其包括在其表面形成的凹部，形成在所述表面上的第一层，以及填充有所述凹部并形成在所述第一层上的第二层; 和（b）用垫和基本上无抑制剂的浆料基本上抛光第一层和第二层，其中该垫包括第二层的腐蚀抑制剂。

    Etching method for semiconductor element
    12.
    发明授权
    Etching method for semiconductor element 有权
    半导体元件蚀刻方法

    公开(公告)号：US07951707B2

    公开(公告)日：2011-05-31

    申请号：US11723597

    申请日：2007-03-21

    申请人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

    发明人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

    IPC分类号： H01L21/4763

    CPC分类号： H01L21/76802 ,  H01L21/31144

    摘要： An etching method for semiconductor element is provided. The etching method includes the following procedure. First, a to-be-etched substrate is provided. Then, a silicon-rich silicon oxide (SRO) layer is formed on the to-be-etched substrate. Afterwards, an anti-reflective layer is formed on the SRO layer. Then, a patterned photo resist layer is formed on the anti-reflective layer. Afterwards, the anti-reflective layer, the SRO layer and the to-be-etched substrate is etched so as to form an opening.

    摘要翻译： 提供了半导体元件的蚀刻方法。 蚀刻方法包括以下步骤。 首先，提供被蚀刻的基板。 然后，在被蚀刻的基板上形成富硅氧化物（SRO）层。 之后，在SRO层上形成抗反射层。 然后，在抗反射层上形成图案化的光致抗蚀剂层。 之后，对抗反射层，SRO层和被蚀刻基板进行蚀刻以形成开口。

    Fabrication method of electronic device
    13.
    发明授权
    Fabrication method of electronic device 有权
    电子设备制造方法

    公开(公告)号：US07938972B2

    公开(公告)日：2011-05-10

    申请号：US11976486

    申请日：2007-10-25

    申请人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

    发明人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

    IPC分类号： H01B13/00 ,  B44C1/22

    CPC分类号： H01L21/0337 ,  H01L21/0338

    摘要： A fabrication method of an electronic device is provided. First, a substrate is provided. Then, a patterned amorphous carbon (α-C) layer is formed on the substrate and exposes part of the substrate. Next, a first α-C layer covering the patterned α-C layer and part of the substrate is formed. Then, part of the substrate and part of the first α-C layer covering part of the substrate are removed, so as to form a patterned substrate and a second α-C layer.

    摘要翻译： 提供一种电子设备的制造方法。 首先，提供基板。 然后，在基板上形成图案化的无定形碳（α-C）层，并露出基板的一部分。 接下来，形成覆盖图案化的α-C层和基板的一部分的第一α-C层。 然后，去除衬底的一部分和覆盖衬底部分的第一α-C层的一部分，以形成图案化衬底和第二α-C层。

    Contact barrier layer deposition process
    14.
    发明授权
    Contact barrier layer deposition process 有权
    接触阻挡层沉积工艺

    公开(公告)号：US07846835B2

    公开(公告)日：2010-12-07

    申请号：US11950319

    申请日：2007-12-04

    申请人： Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

    发明人： Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

    IPC分类号： H01L21/4763

    CPC分类号： H01L21/76841 ,  H01L21/2855 ,  H01L21/28556

    摘要： A method for depositing a barrier layer onto a substrate is disclosed. A layer of titanium (Ti) is deposited onto the substrate using an ionized metal plasma (IMP) physical vapor deposition process. The IMP process includes: generating gaseous ions, accelerating the gaseous ions towards a titanium target, sputtering the titanium atoms from the titanium target with the gaseous ions, ionizing the titanium atoms using a plasma, and depositing the ionized titanium atoms onto the substrate to form the layer of Ti. A first layer of titanium nitride (TiN) is deposited onto the layer of Ti using a metal organic chemical vapor deposition (MOCVD) process. A second layer of TiN is deposited onto the first layer of TiN using a thermal chemical vapor deposition process. The newly completed barrier layer is annealed in the presence of nitrogen at a temperature of between about 500° C. to about 750° C.

    摘要翻译： 公开了一种在衬底上沉积阻挡层的方法。 使用电离金属等离子体（IMP）物理气相沉积工艺将一层钛（Ti）沉积到衬底上。 IMP过程包括：产生气体离子，将气态离子加速到钛靶，用钛离子溅射钛原子与气态离子，使用等离子体离子化钛原子，并将离子化的钛原子沉积到基底上形成 Ti层。 使用金属有机化学气相沉积（MOCVD）工艺将第一层氮化钛（TiN）沉积到Ti层上。 使用热化学气相沉积工艺将第二层TiN沉积到第一TiN层上。 将新完成的阻挡层在氮气存在下在约500℃至约750℃的温度下进行退火。

    Interconnection process
    17.
    发明申请
    Interconnection process 有权
    互连过程

    公开(公告)号：US20080299761A1

    公开(公告)日：2008-12-04

    申请号：US11806541

    申请日：2007-06-01

    申请人： Tuung Luoh ,  Ling-Wuu Yang ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

    发明人： Tuung Luoh ,  Ling-Wuu Yang ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

    IPC分类号： H01L21/4763

    CPC分类号： H01L21/76814 ,  H01L21/28518 ,  H01L21/76828

    摘要： An interconnection process is provided. The process includes the following steps. Firstly, a semiconductor base having at least a electrical conductive region is provided. Next, a dielectric layer with a contact hole is formed to cover the semiconductor base, wherein the contact hole exposes part of the electrical conductive region. Then, a thermal process is performed on the semiconductor base covered with the dielectric layer. Lastly, a conductive layer is formed on the dielectric layer, wherein the conductive layer is electrically connected to the electrical conductive region through the contact hole.

    摘要翻译： 提供互连过程。 该过程包括以下步骤。 首先，设置至少具有导电区域的半导体基板。 接下来，形成具有接触孔的电介质层以覆盖半导体基底，其中接触孔暴露部分导电区域。 然后，对覆盖有电介质层的半导体基板进行热处理。 最后，在电介质层上形成导电层，其中导电层通过接触孔与导电区电连接。

    METHOD OF FORMING NON-VOLATILE MEMORY CELL
    18.
    发明申请
    METHOD OF FORMING NON-VOLATILE MEMORY CELL 有权
    形成非挥发性记忆细胞的方法

    公开(公告)号：US20080194071A1

    公开(公告)日：2008-08-14

    申请号：US11673606

    申请日：2007-02-12

    申请人： Chin-Tsan Yeh ,  Chih-Hsien Lo ,  Chin-Ta Su ,  Kuang-Chao Chen

    发明人： Chin-Tsan Yeh ,  Chih-Hsien Lo ,  Chin-Ta Su ,  Kuang-Chao Chen

    IPC分类号： H01L21/306

    CPC分类号： H01L21/31053 ,  H01L22/26 ,  H01L27/115 ,  H01L27/11568

    摘要： A method of forming a non-volatile memory cell is provided. The method comprises: (a) providing a substrate; (b) forming a stacking structure on the substrate, the stacking structure at least comprising an oxide-nitride-oxide layer (ONO layer) and a polysilicon layer thereon; (c) patterning the stacking structure to form a plurality of separated stacking units, each two stacking units having an aperture therebetween; (d) forming a source region and a drain region buried in the substrate at two sides of the each stacking unit; (e) forming an oxide layer in the aperture and over the stacking units; and (f) performing a chemical mechanical polishing (CMP) process to remove the oxide layer over the stacking units and outside the aperture.

    摘要翻译： 提供了形成非易失性存储单元的方法。 该方法包括：（a）提供衬底; （b）在所述基板上形成堆叠结构，所述堆叠结构至少包括氧化物 - 氮化物 - 氧化物层（ONO层）和其上的多晶硅层; （c）图案化堆叠结构以形成多个分离的堆叠单元，每个两个堆叠单元在其间具有孔; （d）在每个堆叠单元的两侧形成在基板中埋设的源极区域和漏极区域; （e）在所述孔中和所述堆叠单元上形成氧化物层; 和（f）进行化学机械抛光（CMP）工艺以除去层叠单元上方的氧化物层和孔外。

    Method for forming self-aligned contacts and local interconnects simultaneously
    20.
    发明申请
    Method for forming self-aligned contacts and local interconnects simultaneously 有权
    同时形成自对准触点和局部互连的方法

    公开(公告)号：US20070235798A1

    公开(公告)日：2007-10-11

    申请号：US11399770

    申请日：2006-04-07

    申请人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

    发明人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

    IPC分类号： H01L29/788

    CPC分类号： H01L27/11521 ,  H01L21/76895 ,  H01L21/76897 ,  H01L27/115

    摘要： The present invention relates generally to semiconductors, and more specifically to semiconductor memory device structures and an improved fabrication process for making the same. The improved fabrication process allows the self-aligned contacts and local interconnects to the processed simultaneously. The process allows the minimal distance requirement between the self-aligned contacts and the local interconnects to be widened, which makes the patterning of self-aligned contacts and local interconnects easier. The widened minimal distance requirement also allows further memory cell shrinkage. The improved structures of self-aligned contacts and local interconnects also have excellent isolation characteristic.

    摘要翻译： 本发明一般涉及半导体，更具体地涉及半导体存储器件结构和改进的制造方法。 改进的制造工艺允许自对准触点和局部互连同时处理。 该过程允许自对准触点和局部互连之间的最小距离要求加宽，这使得自对准触点和局部互连的图案化变得更容易。 扩大的最小距离要求也允许进一步的记忆体细胞收缩。 自对准触点和局部互连的改进结构也具有优异的隔离特性。