利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

19 条记录 (耗时 0.035 秒)

    N2 BASED PLASMA TREATMENT AND ASH FOR HK METAL GATE PROTECTION
    11.
    发明申请
    N2 BASED PLASMA TREATMENT AND ASH FOR HK METAL GATE PROTECTION 有权
    N2基础等离子体处理和ASH用于HK金属门保护

    公开(公告)号：US20100062591A1

    公开(公告)日：2010-03-11

    申请号：US12400395

    申请日：2009-03-09

    申请人： Yu Chao Lin ,  Ryan Chia-Jen Chen ,  Yih-Ann Lin ,  Jr Jung Lin

    发明人： Yu Chao Lin ,  Ryan Chia-Jen Chen ,  Yih-Ann Lin ,  Jr Jung Lin

    IPC分类号： H01L21/28

    CPC分类号： H01L21/28123 ,  H01L21/31138

    摘要： The present disclosure provides a method for making a semiconductor device. The method includes forming a first material layer on substrate; forming a patterned photoresist layer on the first material layer; applying an etching process to the first material layer using the patterned photoresist layer as a mask; and applying a nitrogen-containing plasma to the substrate to remove the patterned photoresist layer.

    摘要翻译： 本公开提供了制造半导体器件的方法。 该方法包括在衬底上形成第一材料层; 在所述第一材料层上形成图案化的光致抗蚀剂层; 使用图案化的光致抗蚀剂层作为掩模对第一材料层施加蚀刻工艺; 以及将氮含量的等离子体施加到衬底上以除去图案化的光致抗蚀剂层。

    Patterning methodology for uniformity control
    12.
    发明授权
    Patterning methodology for uniformity control 有权
    均匀性控制的图案化方法

    公开(公告)号：US08273632B2

    公开(公告)日：2012-09-25

    申请号：US13281862

    申请日：2011-10-26

    申请人： Yu Chao Lin ,  Ming-Ching Chang ,  Yih-Ann Lin ,  Ryan Chia-Jen Chen ,  Chao-Cheng Chen

    发明人： Yu Chao Lin ,  Ming-Ching Chang ,  Yih-Ann Lin ,  Ryan Chia-Jen Chen ,  Chao-Cheng Chen

    IPC分类号： H01L21/336

    CPC分类号： H01L21/32139 ,  H01L21/0276 ,  H01L21/28194 ,  H01L21/31122 ,  H01L21/31138 ,  H01L21/823437 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

    摘要： The present disclosure provides a method of fabricating a semiconductor device. The method includes forming a patternable layer over a substrate. The method includes forming a first layer over the patternable layer. The method includes forming a second layer over the first layer. The second layer is substantially thinner than the first layer. The method includes patterning the second layer with a photoresist material through a first etching process to form a patterned second layer. The method includes patterning the first layer with the patterned second layer through a second etching process to form a patterned first layer. The first and second layers have substantially different etching rates during the second etching process. The method includes patterning the patternable layer with the patterned first layer through a third etching process.

    摘要翻译： 本公开提供了制造半导体器件的方法。 该方法包括在衬底上形成可图案化层。 该方法包括在可图案层上形成第一层。 该方法包括在第一层上形成第二层。 第二层比第一层薄得多。 该方法包括通过第一蚀刻工艺用光致抗蚀剂材料图案化第二层以形成图案化的第二层。 该方法包括通过第二蚀刻工艺将具有图案化的第二层的第一层图案化以形成图案化的第一层。 第一和第二层在第二蚀刻工艺期间具有显着不同的蚀刻速率。 该方法包括通过第三蚀刻工艺对具有图案化的第一层的图案化层进行图案化。

    Patterning methodology for uniformity control
    13.
    发明授权
    Patterning methodology for uniformity control 有权
    均匀性控制的图案化方法

    公开(公告)号：US08053323B1

    公开(公告)日：2011-11-08

    申请号：US12938571

    申请日：2010-11-03

    申请人： Yu Chao Lin ,  Ming-Ching Chang ,  Yih-Ann Lin ,  Ryan Chia-Jen Chen ,  Chao-Cheng Chen

    发明人： Yu Chao Lin ,  Ming-Ching Chang ,  Yih-Ann Lin ,  Ryan Chia-Jen Chen ,  Chao-Cheng Chen

    IPC分类号： H01L21/336

    CPC分类号： H01L21/32139 ,  H01L21/0276 ,  H01L21/28194 ,  H01L21/31122 ,  H01L21/31138 ,  H01L21/823437 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

    摘要： The present disclosure provides a method of fabricating a semiconductor device. The method includes forming a patternable layer over a substrate. The method includes forming a first layer over the patternable layer. The method includes forming a second layer over the first layer. The second layer is substantially thinner than the first layer. The method includes patterning the second layer with a photoresist material through a first etching process to form a patterned second layer. The method includes patterning the first layer with the patterned second layer through a second etching process to form a patterned first layer. The first and second layers have substantially different etching rates during the second etching process. The method includes patterning the patternable layer with the patterned first layer through a third etching process.

    摘要翻译： 本公开提供了制造半导体器件的方法。 该方法包括在衬底上形成可图案化层。 该方法包括在可图案层上形成第一层。 该方法包括在第一层上形成第二层。 第二层比第一层薄得多。 该方法包括通过第一蚀刻工艺用光致抗蚀剂材料图案化第二层以形成图案化的第二层。 该方法包括通过第二蚀刻工艺将具有图案化的第二层的第一层图案化以形成图案化的第一层。 第一和第二层在第二蚀刻工艺期间具有显着不同的蚀刻速率。 该方法包括通过第三蚀刻工艺对具有图案化的第一层的图案化层进行图案化。

    Patterning Methodology for Uniformity Control
    14.
    发明申请
    Patterning Methodology for Uniformity Control 有权
    均匀性控制的图案化方法

    公开(公告)号：US20120108046A1

    公开(公告)日：2012-05-03

    申请号：US13281862

    申请日：2011-10-26

    申请人： Yu Chao Lin ,  Ming-Ching Chang ,  Yih-Ann Lin ,  Ryan Chia-Jen Chen ,  Chao-Cheng Chen

    发明人： Yu Chao Lin ,  Ming-Ching Chang ,  Yih-Ann Lin ,  Ryan Chia-Jen Chen ,  Chao-Cheng Chen

    IPC分类号： H01L21/28 ,  H01L21/308

    CPC分类号： H01L21/32139 ,  H01L21/0276 ,  H01L21/28194 ,  H01L21/31122 ,  H01L21/31138 ,  H01L21/823437 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

    摘要： The present disclosure provides a method of fabricating a semiconductor device. The method includes forming a patternable layer over a substrate. The method includes forming a first layer over the patternable layer. The method includes forming a second layer over the first layer. The second layer is substantially thinner than the first layer. The method includes patterning the second layer with a photoresist material through a first etching process to form a patterned second layer. The method includes patterning the first layer with the patterned second layer through a second etching process to form a patterned first layer. The first and second layers have substantially different etching rates during the second etching process. The method includes patterning the patternable layer with the patterned first layer through a third etching process.

    摘要翻译： 本公开提供了制造半导体器件的方法。 该方法包括在衬底上形成可图案化层。 该方法包括在可图案层上形成第一层。 该方法包括在第一层上形成第二层。 第二层比第一层薄得多。 该方法包括通过第一蚀刻工艺用光致抗蚀剂材料图案化第二层以形成图案化的第二层。 该方法包括通过第二蚀刻工艺将具有图案化的第二层的第一层图案化以形成图案化的第一层。 第一和第二层在第二蚀刻工艺期间具有显着不同的蚀刻速率。 该方法包括通过第三蚀刻工艺对具有图案化的第一层的图案化层进行图案化。

    Method of reducing a critical dimension of a semiconductor device
    15.
    发明授权
    Method of reducing a critical dimension of a semiconductor device 有权
    降低半导体器件临界尺寸的方法

    公开(公告)号：US07759239B1

    公开(公告)日：2010-07-20

    申请号：US12435552

    申请日：2009-05-05

    申请人： Yu Chao Lin ,  De-Fang Chen ,  Chia-Wei Chang ,  Yih-Ann Lin ,  Chao-Cheng Chen ,  Ryan Chia-Jen Chen ,  Weng Cheng

    发明人： Yu Chao Lin ,  De-Fang Chen ,  Chia-Wei Chang ,  Yih-Ann Lin ,  Chao-Cheng Chen ,  Ryan Chia-Jen Chen ,  Weng Cheng

    IPC分类号： H01L21/3205

    CPC分类号： H01L21/76816 ,  H01L21/0337 ,  H01L21/31138 ,  H01L21/31144

    摘要： The present disclosure provides a method of fabricating a semiconductor device. The method includes forming a gate layer over a substrate, forming a hard mask layer over a gate layer, forming a first material layer over the hard mask layer, forming a patterned photoresist layer having an opening over the first material layer, etching the first material layer through a cycle including forming a second material layer over the semiconductor device and etching the first and second material layers, repeating the cycle until the hard mask layer is exposed by a reduced opening, the reduced opening formed in a last cycle, etching the hard mask layer beneath the second opening to expose the gate layer, and patterning the gate layer using the hard mask layer. An etching selectivity of the first and second material layers is smaller than an etching selectivity of the second material layer and the photoresist layer.

    摘要翻译： 本公开提供了制造半导体器件的方法。 该方法包括在衬底上形成栅极层，在栅极层上形成硬掩模层，在硬掩模层上形成第一材料层，形成在第一材料层上具有开口的图案化光刻胶层，蚀刻第一材料 层，其包括在半导体器件上形成第二材料层并蚀刻第一和第二材料层，重复该循环，直到硬掩模层通过减小的开口暴露，在最后一个循环中形成的减小的开口，蚀刻硬 掩模层以暴露栅极层，并且使用硬掩模层图案化栅极层。 第一和第二材料层的蚀刻选择性小于第二材料层和光致抗蚀剂层的蚀刻选择性。

    Fin field effect transistors
    16.
    发明授权
    Fin field effect transistors 有权
    Fin场效应晶体管

    公开(公告)号：US08748989B2

    公开(公告)日：2014-06-10

    申请号：US13407507

    申请日：2012-02-28

    申请人： Yu Chao Lin ,  Chih-Tang Peng ,  Shun-Hui Yang ,  Ryan Chia-Jen Chen ,  Chao-Cheng Chen

    发明人： Yu Chao Lin ,  Chih-Tang Peng ,  Shun-Hui Yang ,  Ryan Chia-Jen Chen ,  Chao-Cheng Chen

    IPC分类号： H01L21/70

    CPC分类号： H01L21/3065 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823821 ,  H01L27/0886 ,  H01L27/0924

    摘要： The disclosure relates to a fin field effect transistor (FinFET). An exemplary structure for a FinFET comprises a substrate comprising a major surface; a plurality of first trenches having a first width and extending downward from the substrate major surface to a first height, wherein a first space between adjacent first trenches defines a first fin; and a plurality of second trenches having a second width less than first width and extending downward from the substrate major surface to a second height greater than the first height, wherein a second space between adjacent second trenches defines a second fin.

    摘要翻译： 本发明涉及鳍状场效应晶体管（FinFET）。 FinFET的示例性结构包括：包括主表面的衬底; 多个第一沟槽，具有第一宽度并从所述衬底主表面向下延伸到第一高度，其中相邻第一沟槽之间的第一空间限定第一鳍片; 以及多个第二沟槽，其具有小于第一宽度的第二宽度并且从所述衬底主表面向下延伸到大于所述第一高度的第二高度，其中相邻第二沟槽之间的第二空间限定第二鳍片。

    High-k metal gate CMOS patterning method
    17.
    发明授权
    High-k metal gate CMOS patterning method 有权
    高k金属栅极CMOS图案化方法

    公开(公告)号：US08349680B2

    公开(公告)日：2013-01-08

    申请号：US12536629

    申请日：2009-08-06

    申请人： Kong-Beng Thei ,  Harry Chuang ,  Ryan Chia-Jen Chen ,  Su-Chen Lai ,  Yi-Shien Mor ,  Yi-Hsing Chen ,  Gary Shen ,  Yu Chao Lin

    发明人： Kong-Beng Thei ,  Harry Chuang ,  Ryan Chia-Jen Chen ,  Su-Chen Lai ,  Yi-Shien Mor ,  Yi-Hsing Chen ,  Gary Shen ,  Yu Chao Lin

    IPC分类号： H01L21/8238

    CPC分类号： H01L21/31645 ,  H01L21/31604 ,  H01L21/823842

    摘要： The present disclosure provides a method of fabricating a semiconductor device. The method includes providing a semiconductor substrate having a first active region and a second active region, forming a high-k dielectric layer over the semiconductor substrate, forming a capping layer over the high-k dielectric layer, forming a first metal layer over the capping layer, the first metal layer having a first work function, forming a mask layer over the first metal layer in the first active region, removing the first metal layer and at least a portion of the capping layer in the second active region using the mask layer, and forming a second metal layer over the partially removed capping layer in the second active region, the second metal layer having a second work function.

    摘要翻译： 本公开提供了制造半导体器件的方法。 该方法包括提供具有第一有源区和第二有源区的半导体衬底，在半导体衬底上形成高k电介质层，在高k电介质层上形成覆盖层，在覆盖层上形成第一金属层 第一金属层具有第一功函数，在第一有源区中的第一金属层上形成掩模层，使用掩模层去除第一金属层和第二有源区中的覆盖层的至少一部分 并且在所述第二有源区域中的所述部分去除的覆盖层上形成第二金属层，所述第二金属层具有第二功函数。