利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

41 条记录 (耗时 0.022 秒)

    Method of reducing step height difference between doped regions of field oxide in an integrated circuit
    12.
    发明授权
    Method of reducing step height difference between doped regions of field oxide in an integrated circuit 有权
    降低集成电路中场氧化物的掺杂区域之间步距高差的方法

    公开(公告)号：US07659180B1

    公开(公告)日：2010-02-09

    申请号：US10927365

    申请日：2004-08-26

    申请人： Antoine Khoueir ,  Maroun Khoury ,  Andrey Zagrebelny

    发明人： Antoine Khoueir ,  Maroun Khoury ,  Andrey Zagrebelny

    IPC分类号： H01L21/76

    CPC分类号： H01L21/823878 ,  H01L21/76224 ,  H01L21/823857 ,  H01L21/823892

    摘要： In one embodiment, a method of fabricating one or more transistors in an integrated circuit includes an annealing step prior to a gate oxidation step. The annealing step may comprise a rapid thermal annealing (RTA) step performed prior to a gate oxidation pre-clean step. Among other advantages, the annealing step reduces a step height difference between P-doped and N-doped regions of a field oxide of a shallow trench isolation structure. The shallow trench isolation structure may be separating a PMOS transistor and an NMOS transistor in the integrated circuit.

    摘要翻译： 在一个实施例中，在集成电路中制造一个或多个晶体管的方法包括在栅极氧化步骤之前的退火步骤。 退火步骤可以包括在栅极氧化预清洁步骤之前执行的快速热退火（RTA）步骤。 除了其他优点之外，退火步骤降低了浅沟槽隔离结构的场氧化物的P掺杂区域和N掺杂区域之间的台阶高度差。 浅沟槽隔离结构可以分离集成电路中的PMOS晶体管和NMOS晶体管。

    PLANAR PROGRAMMABLE METALLIZATION MEMORY CELLS
    13.
    发明申请
    PLANAR PROGRAMMABLE METALLIZATION MEMORY CELLS 有权
    平面可编程金属化记忆细胞

    公开(公告)号：US20100072448A1

    公开(公告)日：2010-03-25

    申请号：US12233770

    申请日：2008-09-19

    申请人： Antoine Khoueir ,  Haiwen Xi ,  Shuiyuan Huang

    发明人： Antoine Khoueir ,  Haiwen Xi ,  Shuiyuan Huang

    IPC分类号： H01L45/00

    CPC分类号： H01L45/085 ,  H01L27/2436 ,  H01L45/1226 ,  H01L45/141 ,  H01L45/143 ,  H01L45/1658

    摘要： Programmable metallization memory cells that have an inert electrode and an active electrode positioned in a non-overlapping manner in relation to a substrate. A fast ion conductor material is in electrical contact with and extends from the inert electrode to the active electrode, the fast ion conductor including superionic clusters extending from the inert electrode to the active electrode. A metal layer extends from the inert electrode to the active electrode, yet is electrically insulated from each of the inert electrode and the active electrode by the fast ion conductor material. Methods for forming programmable metallization cells are also disclosed.

    摘要翻译： 具有惰性电极和有源电极的可编程金属化存储单元相对于衬底以非重叠的方式定位。 快速离子导体材料与惰性电极电接触并延伸到有源电极，快速离子导体包括从惰性电极延伸到有源电极的超离子簇。 金属层从惰性电极延伸到有源电极，但是通过快速离子导体材料与惰性电极和有源电极中的每一个电绝缘。 还公开了用于形成可编程金属化电池的方法。

    nvSRAM HAVING VARIABLE MAGNETIC RESISTORS
    14.
    发明申请
    nvSRAM HAVING VARIABLE MAGNETIC RESISTORS 失效
    具有可变磁阻电阻的nvSRAM

    公开(公告)号：US20100202191A1

    公开(公告)日：2010-08-12

    申请号：US12370164

    申请日：2009-02-12

    申请人： Yongchul Ahn ,  Antoine Khoueir ,  Yong Lu ,  Hongyue Liu

    发明人： Yongchul Ahn ,  Antoine Khoueir ,  Yong Lu ,  Hongyue Liu

    IPC分类号： G11C11/00 ,  G11C11/14

    CPC分类号： G11C14/0081 ,  G11C11/412

    摘要： Non-volatile static random access memory (nvSRAM) that has a six transistor static random access memory (6T SRAM) cell electrically connected to a non-volatile random access memory (nvRAM) cell. The nvRAM cell has first and second variable magnetic resistors and first, second and third transistors.

    摘要翻译： 具有电连接到非易失性随机存取存储器（nvRAM）单元的六晶体管静态随机存取存储器（6T SRAM）单元的非易失性静态随机存取存储器（nvSRAM）。 nvRAM单元具有第一和第二可变磁阻和第一，第二和第三晶体管。

    nvSRAM having variable magnetic resistors
    16.
    发明授权
    nvSRAM having variable magnetic resistors 失效
    nvSRAM具有可变磁阻

    公开(公告)号：US08194438B2

    公开(公告)日：2012-06-05

    申请号：US12370164

    申请日：2009-02-12

    申请人： Yongchul Ahn ,  Antoine Khoueir ,  Yong Lu ,  Hongyue Liu

    发明人： Yongchul Ahn ,  Antoine Khoueir ,  Yong Lu ,  Hongyue Liu

    IPC分类号： G11C11/00

    CPC分类号： G11C14/0081 ,  G11C11/412

    摘要： Non-volatile static random access memory (nvSRAM) that has a six transistor static random access memory (6T SRAM) cell electrically connected to a non-volatile random access memory (nvRAM) cell. The nvRAM cell has first and second variable magnetic resistors and first, second and third transistors.

    摘要翻译： 具有电连接到非易失性随机存取存储器（nvRAM）单元的六晶体管静态随机存取存储器（6T SRAM）单元的非易失性静态随机存取存储器（nvSRAM）。 nvRAM单元具有第一和第二可变磁阻和第一，第二和第三晶体管。

    Low Temperature Deposition of Amorphous Thin Films
    18.
    发明申请
    Low Temperature Deposition of Amorphous Thin Films 审中-公开
    非晶薄膜的低温沉积

    公开(公告)号：US20110005920A1

    公开(公告)日：2011-01-13

    申请号：US12502139

    申请日：2009-07-13

    申请人： Ivan Petrov Ivanov ,  Antoine Khoueir ,  Wei Tian ,  Paul E. Anderson ,  Lili Jia ,  Yongchul Ahn ,  Michael Xuefei Tang ,  Yang Dong

    发明人： Ivan Petrov Ivanov ,  Antoine Khoueir ,  Wei Tian ,  Paul E. Anderson ,  Lili Jia ,  Yongchul Ahn ,  Michael Xuefei Tang ,  Yang Dong

    IPC分类号： C23C14/35

    CPC分类号： C23C14/0641 ,  C23C14/354 ,  C23C14/541 ,  H01J37/3408 ,  H01J37/3467

    摘要： Various embodiments of the present invention are generally directed to an apparatus and method for low temperature physical vapor deposition (PVD) of an amorphous thin film layer of material onto a substrate. A PVD chamber is configured to support a substrate and has a cathode target with a layer of sputtering material thereon, an anode shield, and a magnetron assembly adjacent the target. A high impulse power magnetron sputtering (HiPIMS) power supply is coupled to the PVD chamber, the power supply having a charging circuit and a charge storage device. The power supply applies relatively high energy, low duty cycle pulses to the magnetron assembly to sputter, via self ionizing plasma, relatively low energy ions from the layer of sputtering material to deposit an amorphous thin film layer onto the substrate.

    摘要翻译： 本发明的各种实施方案通常涉及用于材料的非晶薄膜层的低温物理气相沉积（PVD）的衬底上的装置和方法。 PVD室被配置为支撑衬底并且具有阴极靶，其上具有溅射材料层，阳极屏蔽和与靶相邻的磁控管组件。 高冲击功率磁控溅射（HiPIMS）电源耦合到PVD室，电源具有充电电路和电荷存储装置。 电源对磁控管组件施加相当高的能量，低占空比脉冲，以通过自电离等离子体溅射来自溅射材料层的相对低能量的离子，以将非晶薄膜层沉积到衬底上。