公开(公告)号：US20060145332A1

公开(公告)日：2006-07-06

申请号：US11363813

申请日：2006-02-28

申请人： Hsi-Kuei Cheng ,  Hung-Ju Chien ,  Hsun-Chang Chan ,  Chu-Chang Chen ,  Ying-Lang Wang ,  Chin-Hao Su ,  Hsien-Ping Feng ,  Shih-Tzung Chang

发明人： Hsi-Kuei Cheng ,  Hung-Ju Chien ,  Hsun-Chang Chan ,  Chu-Chang Chen ,  Ying-Lang Wang ,  Chin-Hao Su ,  Hsien-Ping Feng ,  Shih-Tzung Chang

IPC分类号： H01L23/12

CPC分类号： H01L24/13 ,  H01L23/3114 ,  H01L24/11 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05567 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2924/0001 ,  H01L2924/01013 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/18161 ,  H01L2924/00014

摘要： An integrated circuit having post passivation interconnections with a second connection pattern is disclosed. A passivation layer (preferably made of a non-oxide material) is formed over the integrated circuit already having a first plurality of contact pads in a first connection pattern. A buffer layer is then formed over the passivation layer. The buffer layer preferably is a silicon oxide layer with a thickness substantially smaller than a thickness of the passivation layer. A post passivation metal layer is deposited over the buffer layer. A second plurality of contact pads as part of the second connection pattern is formed in the post passivation metal layer.

摘要翻译： 公开了具有第二连接图案的后钝化互连的集成电路。 在已经具有第一连接图案中的第一多个接触焊盘的集成电路上形成钝化层（优选由非氧化物材料制成）。 然后在钝化层上形成缓冲层。 缓冲层优选是氧化硅层，其厚度基本上小于钝化层的厚度。 后钝化金属层沉积在缓冲层上。 作为第二连接图案的一部分的第二多个接触焊盘形成在后钝化金属层中。

公开(公告)号：US20120217165A1

公开(公告)日：2012-08-30

申请号：US12932372

申请日：2011-02-24

申请人： Hsien-Ping Feng ,  Gang Chen ,  Yu Bo ,  Zhifeng Ren ,  Shuo Chen ,  Bed Poudel

发明人： Hsien-Ping Feng ,  Gang Chen ,  Yu Bo ,  Zhifeng Ren ,  Shuo Chen ,  Bed Poudel

IPC分类号： C25D5/10 ,  C25D5/02 ,  C25D5/54

CPC分类号： C25D5/022 ,  C25D5/10 ,  C25D5/54

摘要： Methods of forming a conductive metal layers on substrates are disclosed which employ a seed layer to enhance bonding, especially to smooth, low-roughness or hydrophobic substrates. In one aspect of the invention, the seed layer can be formed by applying nanoparticles onto a surface of the substrate; and the metallization is achieved by electroplating an electrically conducting metal onto the seed layer, whereby the nanoparticles serve as nucleation sites for metal deposition. In another approach, the seed layer can be formed by a self-assembling linker material, such as a sulfur-containing silane material.

摘要翻译： 公开了在衬底上形成导电金属层的方法，其采用种子层来增强结合，特别是平滑的低粗糙度或疏水性基底。 在本发明的一个方面，种子层可以通过将纳米颗粒施加到基底的表面上而形成; 并且通过将电导金属电镀到种子层上来实现金属化，由此纳米颗粒用作金属沉积的成核位置。 在另一种方法中，种子层可以通过自组装接头材料如含硫硅烷材料形成。

公开(公告)号：US20060196765A1

公开(公告)日：2006-09-07

申请号：US11074524

申请日：2005-03-07

申请人： Hsi-Kuei Cheng ,  Chieh-Tsao Wang ,  Hsien-Ping Feng ,  Min-Yuan Cheng ,  Jung-Chin Tsao ,  Steven Lin ,  Ray Chuang ,  Chyi-Tsong NI

发明人： Hsi-Kuei Cheng ,  Chieh-Tsao Wang ,  Hsien-Ping Feng ,  Min-Yuan Cheng ,  Jung-Chin Tsao ,  Steven Lin ,  Ray Chuang ,  Chyi-Tsong NI

IPC分类号： C23C14/32 ,  C23C14/00

CPC分类号： C23C14/165 ,  C23C14/0641 ,  C23C14/0682 ,  C23C14/3421 ,  C23C14/54 ,  H01J37/32568 ,  H05K3/16

摘要： A method for forming a microelectronic layer while employing a sputtering method employs a reactor chamber. A sputtering target and a substrate are positioned within the reactor chamber, along with a sputtering target heater at a side of sputtering target opposite the substrate. At least one of: (1) a heater to sputtering target distance; (2) sputtering power; (3) deposition time; and (4) sputtering gas flow rate, is controlled in accord with a pre-determined function of sputtering target lifetime to provide enhanced uniformity of the deposited layer.

摘要翻译： 采用溅射法形成微电子层的方法采用反应室。 溅射靶和基板位于反应器室内，与溅射靶相对的基板上的溅射靶加热器一起。 以下至少一个：（1）加热器以溅射目标距离; （2）溅射功率; （3）沉积时间; 和（4）溅射气体流速，根据溅射靶寿命的预定功能进行控制，以提供沉积层的均匀性。

公开(公告)号：US06985222B2

公开(公告)日：2006-01-10

申请号：US10423379

申请日：2003-04-25

申请人： Hsi-Kuei Cheng ,  Chu-Chang Chen ,  Ting-Chun Wang ,  Szu-An Wu ,  Ying-Lang Wang ,  Hsien-Ping Feng

发明人： Hsi-Kuei Cheng ,  Chu-Chang Chen ,  Ting-Chun Wang ,  Szu-An Wu ,  Ying-Lang Wang ,  Hsien-Ping Feng

IPC分类号： G01N21/88

CPC分类号： G01N21/55 ,  G01N21/8422 ,  G01N2201/0227

摘要： A system and method for detecting chamber leakage by measuring the reflectivity of an oxidized thin film. In a preferred embodiment, a method of detecting leaks in a chamber includes providing a first monitor workpiece, placing the first monitor workpiece in the chamber, and forming at least one film on the first monitor workpiece. The reflectivity of the least one film of the first monitor workpiece is measured, wherein the reflectivity indicates whether there are leaks in the at least one seal of the chamber. In another embodiment, the method includes providing a second monitor workpiece, placing the second monitor workpiece in the chamber, and forming at least one film on the second monitor workpiece. The reflectivity of the at least one film of the second monitor workpiece is measured, and the second monitor workpiece film reflectivity is compared to the first monitor workpiece film reflectivity.

摘要翻译： 通过测量氧化薄膜的反射率来检测室泄漏的系统和方法。 在优选实施例中，检测腔室泄漏的方法包括提供第一监测工件，将第一监测器工件放置在腔室中，以及在第一监测器工件上形成至少一个膜。 测量第一监视器工件的至少一个膜的反射率，其中反射率指示在室的至少一个密封件中是否有泄漏。 在另一个实施例中，该方法包括提供第二监视器工件，将第二监视器工件放置在腔室中，以及在第二监视器工件上形成至少一个膜。 测量第二监测工件的至少一个膜的反射率，并将第二监测工件膜反射率与第一监测工件膜反射率进行比较。

公开(公告)号：US20070006405A1

公开(公告)日：2007-01-11

申请号：US11176767

申请日：2005-07-07

申请人： Hsien-Ping Feng ,  Min-Yuan Cheng ,  Jia-Jia Lin ,  Chieh-Tsao Wang ,  Shu-Wen Fu ,  Steven Lin ,  Ray Chuang

发明人： Hsien-Ping Feng ,  Min-Yuan Cheng ,  Jia-Jia Lin ,  Chieh-Tsao Wang ,  Shu-Wen Fu ,  Steven Lin ,  Ray Chuang

IPC分类号： B08B1/04

CPC分类号： B08B1/04 ,  A46B5/0012 ,  A46B13/04 ,  A46B15/0002 ,  A46B15/0004 ,  A46B2200/3086 ,  H01L21/67046

摘要： A wafer cleaning system is provided. The wafer cleaning system comprises a first brush, a second brush, a brush motor, and a controller. The second brush is positioned parallel to the first brush. The brush motor moves at least one of the first and second brushes from a first position to a second position according to a driving current of the brush motor.

摘要翻译： 提供晶圆清洗系统。 晶圆清洗系统包括第一刷，第二刷，刷马达和控制器。 第二刷子平行于第一刷子定位。 刷马达根据刷马达的驱动电流将第一和第二刷中的至少一个从第一位置移动到第二位置。

公开(公告)号：US07026233B2

公开(公告)日：2006-04-11

申请号：US10635621

申请日：2003-08-06

申请人： Hsi-Kuei Cheng ,  Hung-Ju Chien ,  Hsun-Chang Chan ,  Chu-Chang Chen ,  Ying-Lang Wang ,  Chin-Hao Su ,  Hsien-Ping Feng ,  Shih-Tzung Chang

发明人： Hsi-Kuei Cheng ,  Hung-Ju Chien ,  Hsun-Chang Chan ,  Chu-Chang Chen ,  Ying-Lang Wang ,  Chin-Hao Su ,  Hsien-Ping Feng ,  Shih-Tzung Chang

IPC分类号： H01L21/50 ,  H01L21/44 ,  H01L21/4763 ,  H01L21/461

CPC分类号： H01L24/13 ,  H01L23/3114 ,  H01L24/11 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05567 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2924/0001 ,  H01L2924/01013 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/18161 ,  H01L2924/00014

摘要： A method of forming post passivation interconnects for an integrated circuit is disclosed. A passivation layer of a non-oxide material is formed over the integrated circuit. A buffer layer is then formed over the passivation layer. The buffer layer preferably is a silicon oxide layer with a thickness substantially smaller than a thickness of the passivation layer. A post passivation metal layer is deposited over the buffer layer and a connection pattern is formed in the post passivation metal layer.

摘要翻译： 公开了一种形成用于集成电路的后钝化互连的方法。 在该集成电路上形成非氧化物材料的钝化层。 然后在钝化层上形成缓冲层。 缓冲层优选是氧化硅层，其厚度基本上小于钝化层的厚度。 在缓冲层上沉积钝化金属层，并且在后钝化金属层中形成连接图案。

公开(公告)号：US20050032353A1

公开(公告)日：2005-02-10

申请号：US10635621

申请日：2003-08-06

申请人： Hsi-Kuei Cheng ,  Hung-Ju Chien ,  Hsun-Chang Chan ,  Chu-Chang Chen ,  Ying-Lang Wang ,  Chin-Hao Su ,  Hsien-Ping Feng ,  Shih-Tzung Chang

发明人： Hsi-Kuei Cheng ,  Hung-Ju Chien ,  Hsun-Chang Chan ,  Chu-Chang Chen ,  Ying-Lang Wang ,  Chin-Hao Su ,  Hsien-Ping Feng ,  Shih-Tzung Chang

IPC分类号： H01L21/4763 ,  H01L21/60 ,  H01L23/31 ,  H01L23/485

CPC分类号： H01L24/13 ,  H01L23/3114 ,  H01L24/11 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05567 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2924/0001 ,  H01L2924/01013 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/18161 ,  H01L2924/00014

摘要： A method of forming post passivation interconnects for an integrated circuit is disclosed. A passivation layer of a non-oxide material is formed over the integrated circuit. A buffer layer is then formed over the passivation layer. The buffer layer preferably is a silicon oxide layer with a thickness substantially smaller than a thickness of the passivation layer. A post passivation metal layer is deposited over the buffer layer and a connection pattern is formed in the post passivation metal layer.

摘要翻译： 公开了一种形成用于集成电路的后钝化互连的方法。 在该集成电路上形成非氧化物材料的钝化层。 然后在钝化层上形成缓冲层。 缓冲层优选是氧化硅层，其厚度基本上小于钝化层的厚度。 在缓冲层上沉积钝化金属层，并且在后钝化金属层中形成连接图案。