利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

52 条记录 (耗时 0.028 秒)

    SINGLE-SIDED NON-NOBLE METAL ELECTRODE HYBRID MIM STACK FOR DRAM DEVICES
    23.
    发明申请
    SINGLE-SIDED NON-NOBLE METAL ELECTRODE HYBRID MIM STACK FOR DRAM DEVICES 有权
    用于DRAM器件的单面非金属电极混合MIM堆叠

    公开(公告)号：US20130071989A1

    公开(公告)日：2013-03-21

    申请号：US13238349

    申请日：2011-09-21

    申请人： Wim Deweerd ,  Hanhong Chen ,  Xiangxin Rui ,  Hiroyuki Ode

    发明人： Wim Deweerd ,  Hanhong Chen ,  Xiangxin Rui ,  Hiroyuki Ode

    IPC分类号： H01L21/02

    CPC分类号： H01L28/40 ,  H01L27/1085 ,  H01L28/60

    摘要： A method for forming a DRAM MIM capacitor stack having low leakage current and low EOT involves the use of a first electrode that serves as a template for promoting the high k phase of a subsequently deposited first dielectric layer. The first high k dielectric layer comprises a doped material that can be crystallized after a subsequent annealing treatment. An amorphous, doped high k second dielectric material is form on the first dielectric layer. The dopant concentration and the thickness of the second dielectric layer are chosen such that the second dielectric layer remains amorphous after a subsequent annealing treatment. A second electrode layer compatible with the second dielectric layer is formed on the second dielectric layer.

    摘要翻译： 用于形成具有低漏电流和低EOT的DRAM MIM电容器堆叠的方法涉及使用用作促进随后沉积的第一介电层的高k相的模板的第一电极。 第一高k电介质层包括可以在随后的退火处理后结晶的掺杂材料。 在第一介电层上形成非晶掺杂的高k第二介电材料。 选择掺杂剂浓度和第二介电层的厚度，使得第二电介质层在随后的退火处理之后保持无定形。 与第二电介质层相容的第二电极层形成在第二电介质层上。

    HIGH PERFORMANCE DIELECTRIC STACK FOR DRAM CAPACITOR
    24.
    发明申请
    HIGH PERFORMANCE DIELECTRIC STACK FOR DRAM CAPACITOR 有权
    用于DRAM电容器的高性能电介质堆叠

    公开(公告)号：US20130052792A1

    公开(公告)日：2013-02-28

    申请号：US13220460

    申请日：2011-08-29

    申请人： Sandra Malhotra ,  Wim Deweerd ,  Hanhong Chen ,  Xiangxin Rui ,  Hiroyuki Ode ,  Mitsuhiro Horikawa ,  Kenichi Koyanagi

    发明人： Sandra Malhotra ,  Wim Deweerd ,  Hanhong Chen ,  Xiangxin Rui ,  Hiroyuki Ode ,  Mitsuhiro Horikawa ,  Kenichi Koyanagi

    IPC分类号： H01L21/02

    CPC分类号： H01L28/60 ,  H01L28/40 ,  H01L28/75

    摘要： A method for fabricating a DRAM capacitor stack is described wherein the dielectric material is a multi-layer stack formed from a highly-doped material combined with a lightly or non-doped material. The highly-doped material remains amorphous with a crystalline content of less than 30% after an annealing step. The lightly or non-doped material becomes crystalline with a crystalline content of equal to or greater than 30% after an annealing step. The dielectric multi-layer stack maintains a high k-value while minimizing the leakage current and the EOT value.

    摘要翻译： 描述了制造DRAM电容器堆叠的方法，其中电介质材料是由与轻掺杂或非掺杂材料组合的高掺杂材料形成的多层叠层。 在退火步骤之后，高掺杂材料保持无定形，结晶含量小于30％。 在退火步骤之后，轻掺杂或非掺杂材料变成结晶含量等于或大于30％的晶体。 电介质多层堆叠保持高的k值，同时使漏电流和EOT值最小化。

    Method of processing MIM capacitors to reduce leakage current
    25.
    发明授权
    Method of processing MIM capacitors to reduce leakage current 有权
    MIM电容器的处理方法，以减少泄漏电流

    公开(公告)号：US08815677B2

    公开(公告)日：2014-08-26

    申请号：US13159842

    申请日：2011-06-14

    申请人： Hanhong Chen ,  Wim Deweerd ,  Xiangxin Rui ,  Sandra Malhotra ,  Hiroyuki Ode

    发明人： Hanhong Chen ,  Wim Deweerd ,  Xiangxin Rui ,  Sandra Malhotra ,  Hiroyuki Ode

    IPC分类号： H01L21/8242 ,  H01L21/20

    CPC分类号： H01L28/40

    摘要： A method for processing dielectric materials and electrodes to decrease leakage current is disclosed. The method includes a post dielectric anneal treatment in an oxidizing atmosphere to reduce the concentration of oxygen vacancies in the dielectric material. The method further includes a post metallization anneal treatment in an oxidizing atmosphere to reduce the concentration of interface states at the electrode/dielectric interface and to further reduce the concentration of oxygen vacancies in the dielectric material.

    摘要翻译： 公开了一种用于处理电介质材料和电极以减少泄漏电流的方法。 该方法包括在氧化气氛中的后介电退火处理，以降低电介质材料中氧空位的浓度。 该方法还包括在氧化气氛中的后金属化退火处理，以减少电极/电介质界面处的界面态的浓度，并进一步降低电介质材料中氧空位的浓度。

    Molybdenum oxide top electrode for DRAM capacitors
    26.
    发明授权
    Molybdenum oxide top electrode for DRAM capacitors 有权
    用于DRAM电容器的氧化钼上电极

    公开(公告)号：US08765569B2

    公开(公告)日：2014-07-01

    申请号：US13160132

    申请日：2011-06-14

    申请人： Hanhong Chen ,  Wim Deweerd ,  Hiroyuki Ode

    发明人： Hanhong Chen ,  Wim Deweerd ,  Hiroyuki Ode

    IPC分类号： H01L21/20 ,  H01L21/8242 ,  H01L21/329

    CPC分类号： H01L28/65 ,  H01L28/75

    摘要： A metal oxide bilayer second electrode for a MIM DRAM capacitor is formed wherein the layer of the electrode that is in contact with the dielectric layer (i.e. bottom layer) has a desired composition and crystal structure. An example is crystalline MoO2 if the dielectric layer is TiO2 in the rutile phase. The other component of the bilayer (i.e. top layer) is a sub-oxide of the same material as the bottom layer. The top layer serves to protect the bottom layer from oxidation during subsequent PMA or other DRAM fabrication steps by reacting with any oxygen species before they can reach the bottom layer of the bilayer second electrode.

    摘要翻译： 形成用于MIM DRAM电容器的金属氧化物双层第二电极，其中与电介质层（即，底层）接触的电极层具有期望的组成和晶体结构。 如果电介质层是金红石相中的TiO 2，那么结晶MoO2就是一个例子。 双层的另一部分（即顶层）是与底层相同的材料的次氧化物。 顶层用于在随后的PMA或其它DRAM制造步骤期间通过与任何氧物种反应而在它们可以到达双层第二电极的底层之前保护底层免受氧化。

    METHOD FOR ALD DEPOSITION RATE ENHANCEMENT
    28.
    发明申请
    METHOD FOR ALD DEPOSITION RATE ENHANCEMENT 有权
    ALD沉积速率增强方法

    公开(公告)号：US20120309162A1

    公开(公告)日：2012-12-06

    申请号：US13153691

    申请日：2011-06-06

    申请人： Hanhong Chen ,  Sandra Malhotra ,  Hiroyuki Ode ,  Xiangxin Rui

    发明人： Hanhong Chen ,  Sandra Malhotra ,  Hiroyuki Ode ,  Xiangxin Rui

    IPC分类号： H01L21/02

    CPC分类号： H01L28/56 ,  H01L21/02175 ,  H01L21/02189 ,  H01L21/0228 ,  H01L21/02304 ,  H01L28/40

    摘要： A method for fabricating a dynamic random access memory (DRAM) capacitor includes forming a first electrode layer, forming a catalytic layer on the first electrode layer, optionally annealing the catalytic layer, forming a dielectric layer on the catalytic layer, optionally annealing the dielectric layer, forming a second electrode layer on the dielectric layer, and optionally annealing the capacitor stack. Advantageously, the electrode layers are TiN, the catalytic layer is MoO2−x where x is between 0 and 2, and the physical thickness of the catalytic layer is between about 0.5 nm and about 10 nm, and the dielectric layer is ZrO2.

    摘要翻译： 一种用于制造动态随机存取存储器（DRAM）电容器的方法包括：形成第一电极层，在第一电极层上形成催化层，任选地退火催化层，在催化层上形成电介质层， 在电介质层上形成第二电极层，并且可选地对电容器堆叠进行退火。 有利地，电极层是TiN，催化剂层是MoO 2-x，其中x在0和2之间，催化层的物理厚度在约0.5nm和约10nm之间，并且电介质层是ZrO 2。