利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

76 条记录 (耗时 0.021 秒)

    Method of using a catalytic layer to enhance formation of a capacitor stack
    1.
    发明授权
    Method of using a catalytic layer to enhance formation of a capacitor stack 有权
    使用催化剂层以增强电容器叠层形成的方法

    公开(公告)号：US08574997B2

    公开(公告)日：2013-11-05

    申请号：US13153691

    申请日：2011-06-06

    申请人： Hanhong Chen ,  Sandra Malhotra ,  Hiroyuki Ode ,  Xiangxin Rui

    发明人： Hanhong Chen ,  Sandra Malhotra ,  Hiroyuki Ode ,  Xiangxin Rui

    IPC分类号： H01L21/20

    CPC分类号： H01L28/56 ,  H01L21/02175 ,  H01L21/02189 ,  H01L21/0228 ,  H01L21/02304 ,  H01L28/40

    摘要： A method for fabricating a dynamic random access memory (DRAM) capacitor includes forming a first electrode layer, forming a catalytic layer on the first electrode layer, optionally annealing the catalytic layer, forming a dielectric layer on the catalytic layer, optionally annealing the dielectric layer, forming a second electrode layer on the dielectric layer, and optionally annealing the capacitor stack. Advantageously, the electrode layers are TiN, the catalytic layer is MoO2−x where x is between 0 and 2, and the physical thickness of the catalytic layer is between about 0.5 nm and about 10 nm, and the dielectric layer is ZrO2.

    摘要翻译： 一种用于制造动态随机存取存储器（DRAM）电容器的方法包括：形成第一电极层，在第一电极层上形成催化层，任选地退火催化层，在催化层上形成电介质层， 在电介质层上形成第二电极层，并且可选地对电容器堆叠进行退火。 有利地，电极层是TiN，催化剂层是MoO 2-x，其中x在0和2之间，催化层的物理厚度在约0.5nm和约10nm之间，并且电介质层是ZrO 2。

    METHOD OF PROCESSING MIM CAPACITORS TO REDUCE LEAKAGE CURRENT
    2.
    发明申请
    METHOD OF PROCESSING MIM CAPACITORS TO REDUCE LEAKAGE CURRENT 有权
    处理MIM电容器以减少泄漏电流的方法

    公开(公告)号：US20120322220A1

    公开(公告)日：2012-12-20

    申请号：US13159842

    申请日：2011-06-14

    申请人： Hanhong Chen ,  Wim Deweerd ,  Xiangxin Rui ,  Sandra Malhotra ,  Hiroyuki Ode

    发明人： Hanhong Chen ,  Wim Deweerd ,  Xiangxin Rui ,  Sandra Malhotra ,  Hiroyuki Ode

    IPC分类号： H01L21/20

    CPC分类号： H01L28/40

    摘要： A method for processing dielectric materials and electrodes to decrease leakage current is disclosed. The method includes a post dielectric anneal treatment in an oxidizing atmosphere to reduce the concentration of oxygen vacancies in the dielectric material. The method further includes a post metallization anneal treatment in an oxidizing atmosphere to reduce the concentration of interface states at the electrode/dielectric interface and to further reduce the concentration of oxygen vacancies in the dielectric material.

    摘要翻译： 公开了一种用于处理电介质材料和电极以减少泄漏电流的方法。 该方法包括在氧化气氛中的后介电退火处理，以降低电介质材料中氧空位的浓度。 该方法还包括在氧化气氛中的后金属化退火处理，以减少电极/电介质界面处的界面态的浓度，并进一步降低电介质材料中氧空位的浓度。

    HIGH PERFORMANCE DIELECTRIC STACK FOR DRAM CAPACITOR
    4.
    发明申请
    HIGH PERFORMANCE DIELECTRIC STACK FOR DRAM CAPACITOR 有权
    用于DRAM电容器的高性能电介质堆叠

    公开(公告)号：US20130052792A1

    公开(公告)日：2013-02-28

    申请号：US13220460

    申请日：2011-08-29

    申请人： Sandra Malhotra ,  Wim Deweerd ,  Hanhong Chen ,  Xiangxin Rui ,  Hiroyuki Ode ,  Mitsuhiro Horikawa ,  Kenichi Koyanagi

    发明人： Sandra Malhotra ,  Wim Deweerd ,  Hanhong Chen ,  Xiangxin Rui ,  Hiroyuki Ode ,  Mitsuhiro Horikawa ,  Kenichi Koyanagi

    IPC分类号： H01L21/02

    CPC分类号： H01L28/60 ,  H01L28/40 ,  H01L28/75

    摘要： A method for fabricating a DRAM capacitor stack is described wherein the dielectric material is a multi-layer stack formed from a highly-doped material combined with a lightly or non-doped material. The highly-doped material remains amorphous with a crystalline content of less than 30% after an annealing step. The lightly or non-doped material becomes crystalline with a crystalline content of equal to or greater than 30% after an annealing step. The dielectric multi-layer stack maintains a high k-value while minimizing the leakage current and the EOT value.

    摘要翻译： 描述了制造DRAM电容器堆叠的方法，其中电介质材料是由与轻掺杂或非掺杂材料组合的高掺杂材料形成的多层叠层。 在退火步骤之后，高掺杂材料保持无定形，结晶含量小于30％。 在退火步骤之后，轻掺杂或非掺杂材料变成结晶含量等于或大于30％的晶体。 电介质多层堆叠保持高的k值，同时使漏电流和EOT值最小化。

    Method of processing MIM capacitors to reduce leakage current
    5.
    发明授权
    Method of processing MIM capacitors to reduce leakage current 有权
    MIM电容器的处理方法，以减少泄漏电流

    公开(公告)号：US08815677B2

    公开(公告)日：2014-08-26

    申请号：US13159842

    申请日：2011-06-14

    申请人： Hanhong Chen ,  Wim Deweerd ,  Xiangxin Rui ,  Sandra Malhotra ,  Hiroyuki Ode

    发明人： Hanhong Chen ,  Wim Deweerd ,  Xiangxin Rui ,  Sandra Malhotra ,  Hiroyuki Ode

    IPC分类号： H01L21/8242 ,  H01L21/20

    CPC分类号： H01L28/40

    摘要： A method for processing dielectric materials and electrodes to decrease leakage current is disclosed. The method includes a post dielectric anneal treatment in an oxidizing atmosphere to reduce the concentration of oxygen vacancies in the dielectric material. The method further includes a post metallization anneal treatment in an oxidizing atmosphere to reduce the concentration of interface states at the electrode/dielectric interface and to further reduce the concentration of oxygen vacancies in the dielectric material.

    摘要翻译： 公开了一种用于处理电介质材料和电极以减少泄漏电流的方法。 该方法包括在氧化气氛中的后介电退火处理，以降低电介质材料中氧空位的浓度。 该方法还包括在氧化气氛中的后金属化退火处理，以减少电极/电介质界面处的界面态的浓度，并进一步降低电介质材料中氧空位的浓度。

    METHOD FOR ALD DEPOSITION RATE ENHANCEMENT
    6.
    发明申请
    METHOD FOR ALD DEPOSITION RATE ENHANCEMENT 有权
    ALD沉积速率增强方法

    公开(公告)号：US20120309162A1

    公开(公告)日：2012-12-06

    申请号：US13153691

    申请日：2011-06-06

    申请人： Hanhong Chen ,  Sandra Malhotra ,  Hiroyuki Ode ,  Xiangxin Rui

    发明人： Hanhong Chen ,  Sandra Malhotra ,  Hiroyuki Ode ,  Xiangxin Rui

    IPC分类号： H01L21/02

    CPC分类号： H01L28/56 ,  H01L21/02175 ,  H01L21/02189 ,  H01L21/0228 ,  H01L21/02304 ,  H01L28/40

    摘要： A method for fabricating a dynamic random access memory (DRAM) capacitor includes forming a first electrode layer, forming a catalytic layer on the first electrode layer, optionally annealing the catalytic layer, forming a dielectric layer on the catalytic layer, optionally annealing the dielectric layer, forming a second electrode layer on the dielectric layer, and optionally annealing the capacitor stack. Advantageously, the electrode layers are TiN, the catalytic layer is MoO2−x where x is between 0 and 2, and the physical thickness of the catalytic layer is between about 0.5 nm and about 10 nm, and the dielectric layer is ZrO2.

    摘要翻译： 一种用于制造动态随机存取存储器（DRAM）电容器的方法包括：形成第一电极层，在第一电极层上形成催化层，任选地退火催化层，在催化层上形成电介质层， 在电介质层上形成第二电极层，并且可选地对电容器堆叠进行退火。 有利地，电极层是TiN，催化剂层是MoO 2-x，其中x在0和2之间，催化层的物理厚度在约0.5nm和约10nm之间，并且电介质层是ZrO 2。

    METHODS FOR FORMING HIGH-K CRYSTALLINE FILMS AND RELATED DEVICES
    10.
    发明申请
    METHODS FOR FORMING HIGH-K CRYSTALLINE FILMS AND RELATED DEVICES 有权
    用于形成高K晶体薄膜和相关器件的方法

    公开(公告)号：US20120156889A1

    公开(公告)日：2012-06-21

    申请号：US13334618

    申请日：2011-12-22

    申请人： Hanhong Chen ,  Edward Haywood ,  Pragati Kumar ,  Sandra Malhotra ,  Xiangxin Rui

    发明人： Hanhong Chen ,  Edward Haywood ,  Pragati Kumar ,  Sandra Malhotra ,  Xiangxin Rui

    IPC分类号： H01L21/316

    CPC分类号： H01L28/40 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/0228 ,  H01L28/56 ,  H01L28/60

    摘要： This disclosure provides a method of fabricating a semiconductor stack and associated device, such as a capacitor or DRAM cell. In such a device, a high-K zirconia-based layer may be used as the primary dielectric together with a relatively inexpensive metal electrode based on titanium nitride. To prevent corruption of the electrode during device formation, a thin barrier layer can be used seal the electrode prior to the use of a high temperature process and a (high-concentration or dosage) ozone reagent (i.e., to create a high-K zirconia-based layer). In some embodiments, the barrier layer can also be zirconia-based, for example, a thin layer of doped or un-doped amorphous zirconia. Fabrication of a device in this manner facilitates formation of a device with dielectric constant of greater than 40 based on zirconia and titanium nitride, and generally helps produce less costly, increasingly dense DRAM cells and other semiconductor structures.

    摘要翻译： 本公开提供了制造半导体堆叠和相关联的器件（诸如电容器或DRAM单元）的方法。 在这种器件中，高K氧化锆基层可以与基于氮化钛的相对廉价的金属电极一起用作主要电介质。 为了防止在器件形成期间电极的损坏，可以使用薄的阻挡层，在使用高温工艺和（高浓度或剂量）的臭氧试剂之前密封电极（即，产生高K氧化锆 基层）。 在一些实施例中，阻挡层也可以是基于氧化锆的，例如掺杂或未掺杂的无定形氧化锆的薄层。 以这种方式制造器件有助于基于氧化锆和氮化钛形成具有大于40的介电常数的器件，并且通常有助于产生更便宜的，越来越致密的DRAM电池和其它半导体结构。