公开(公告)号：US07442604B2

公开(公告)日：2008-10-28

申请号：US11376384

申请日：2006-03-15

申请人： Jae-Hyoung Choi ,  Jung-hee Chung ,  Se-hoon Oh ,  Jong-cheol Lee

发明人： Jae-Hyoung Choi ,  Jung-hee Chung ,  Se-hoon Oh ,  Jong-cheol Lee

IPC分类号： H01L21/8242

CPC分类号： H01L21/0228 ,  C23C16/45529 ,  C23C16/45546 ,  H01L21/02175 ,  H01L21/022 ,  H01L21/02205 ,  H01L21/3141 ,  H01L21/3142 ,  H01L21/31616 ,  H01L21/31645 ,  H01L28/56

摘要： Provided are methods of manufacturing dielectric films including forming a first dielectric film on a wafer using atomic layer deposition (ALD) in a first batch type apparatus, forming a second dielectric film on the first dielectric film using atomic layer deposition in a second batch type apparatus, wherein the second dielectric film has a higher crystallization temperature than the first dielectric film and forming a third dielectric film on the second dielectric film using atomic layer deposition in a third batch type apparatus. Methods of manufacturing metal-insulator-metal (MIM) capacitors using the methods of forming the dielectric films and batch type atomic layer deposition apparatus for forming the dielectric films are also provided.

摘要翻译： 提供了制造电介质膜的方法，包括在第一批式装置中使用原子层沉积（ALD）在晶片上形成第一电介质膜，在第二批式装置中使用原子层沉积在第一电介质膜上形成第二电介质膜 其中所述第二电介质膜具有比所述第一电介质膜更高的结晶温度，并且在第三批式装置中使用原子层沉积在所述第二电介质膜上形成第三电介质膜。 还提供了使用形成电介质膜的方法制造金属 - 绝缘体 - 金属（MIM）电容器的方法和用于形成电介质膜的分批型原子层沉积装置。

公开(公告)号：US20070099379A1

公开(公告)日：2007-05-03

申请号：US11544760

申请日：2006-10-10

申请人： Jae-hyoung Choi ,  Sung-ho Kang ,  Jung-hee Chung ,  Seog-min Lee ,  Jong-bom Seo ,  Young-min Kim

发明人： Jae-hyoung Choi ,  Sung-ho Kang ,  Jung-hee Chung ,  Seog-min Lee ,  Jong-bom Seo ,  Young-min Kim

IPC分类号： H01L21/336

CPC分类号： H01L21/0228 ,  C23C16/405 ,  C23C16/45527 ,  H01L21/02175 ,  H01L21/3141 ,  H01L21/31645 ,  H01L28/40

摘要： A method of manufacturing a dielectric layer for a capacitor including sequentially supplying and purging a first and a second precursor material for a first and a second predetermined amount of time, respectively, in an initial cycle, sequentially supplying and purging the first and the second precursor materials for a third predetermined amount of time, which is shorter than the first and/or second predetermined amount of time, in a post cycle, which follows the initial cycle, and repeating the initial and post cycles to form a dielectric layer having a predetermined thickness.

摘要翻译： 一种电容器用电介质层的制造方法，其特征在于，在初始循环中分别顺序地供给和吹扫第一和第二前体材料，分别第一和第二预定量的时间，依次供给和净化所述第一和第二前体 在后循环中第三预定时间量的材料，其比第一和/或第二预定量的时间短，其在初始循环之后，并且重复初始和后期循环以形成具有预定的 厚度。

公开(公告)号：US07425761B2

公开(公告)日：2008-09-16

申请号：US11544760

申请日：2006-10-10

申请人： Jae-hyoung Choi ,  Sung-ho Kang ,  Jung-hee Chung ,  Seog-min Lee ,  Jong-bom Seo ,  Young-min Kim

发明人： Jae-hyoung Choi ,  Sung-ho Kang ,  Jung-hee Chung ,  Seog-min Lee ,  Jong-bom Seo ,  Young-min Kim

IPC分类号： H01L23/12 ,  H01L23/053

CPC分类号： H01L21/0228 ,  C23C16/405 ,  C23C16/45527 ,  H01L21/02175 ,  H01L21/3141 ,  H01L21/31645 ,  H01L28/40

摘要： A method of manufacturing a dielectric layer for a capacitor including sequentially supplying and purging a first and a second precursor material for a first and a second predetermined amount of time, respectively, in an initial cycle, sequentially supplying and purging the first and the second precursor materials for a third predetermined amount of time, which is shorter than the first and/or second predetermined amount of time, in a post cycle, which follows the initial cycle, and repeating the initial and post cycles to form a dielectric layer having a predetermined thickness.

摘要翻译： 一种电容器用电介质层的制造方法，其特征在于，在初始循环中分别顺序地供给和吹扫第一和第二前体材料，分别第一和第二预定量的时间，依次供给和净化所述第一和第二前体 在后循环中第三预定时间量的材料，其比第一和/或第二预定量的时间短，其在初始循环之后，并且重复初始和后期循环以形成具有预定的 厚度。

公开(公告)号：US20050059206A1

公开(公告)日：2005-03-17

申请号：US10803640

申请日：2004-03-18

申请人： Jung-hee Chung ,  Jae-hyoung Choi ,  Yun-jung Lee ,  Han-jin Lim

发明人： Jung-hee Chung ,  Jae-hyoung Choi ,  Yun-jung Lee ,  Han-jin Lim

IPC分类号： H01L27/108 ,  H01L21/02 ,  H01L21/316 ,  H01L21/3205 ,  H01L23/522 ,  H01L21/8242 ,  H01L29/76

CPC分类号： H01L28/40 ,  H01L21/31604 ,  H01L21/31645 ,  H01L21/32051 ,  H01L23/5223 ,  H01L28/56 ,  H01L28/65 ,  H01L2924/0002 ,  H01L2924/00

摘要： Integrated circuit devices are provided including an integrated circuit substrate and a capacitor on the integrated circuit substrate. The capacitor includes a lower electrode on the integrated circuit substrate, a dielectric layer on the lower electrode and an upper electrode on the dielectric layer. A barrier layer is provided between the dielectric layer and the upper electrode. The barrier layer includes titanium oxide. Related methods of fabricating integrated circuit devices are also provided.

摘要翻译： 提供集成电路器件，其包括集成电路衬底和集成电路衬底上的电容器。 电容器包括集成电路基板上的下电极，下电极上的电介质层和电介质层上的上电极。 在电介质层和上电极之间设置阻挡层。 阻挡层包括氧化钛。 还提供了制造集成电路器件的相关方法。

公开(公告)号：US07700454B2

公开(公告)日：2010-04-20

申请号：US11462178

申请日：2006-08-03

申请人： Wan-don Kim ,  Jae-hyun Joo ,  Seok-jun Won ,  Jung-hee Chung ,  Jin-yong Kim ,  Suk-jin Chung

发明人： Wan-don Kim ,  Jae-hyun Joo ,  Seok-jun Won ,  Jung-hee Chung ,  Jin-yong Kim ,  Suk-jin Chung

IPC分类号： H01L21/20

CPC分类号： H01L28/84 ,  H01L27/1085

摘要： A method of fabricating a uniformly wrinkled capacitor lower electrode without the need to perform a high-temperature heat treatment and a method of fabricating a capacitor including the uniformly wrinkled capacitor lower electrode are provided. A first conductive layer is formed. Then, a second conductive layer including about 20% to about 50% of impurities is formed on the first conductive layer. Next, at least some of the impurities are exhausted from the second conductive layer by heat treating the second conductive layer. A surface of the second conductive layer is wrinkled due to the exhaustion of the impurities from the second conductive layer. A dielectric layer and an upper capacitor electrode may then be formed.

摘要翻译： 提供一种制造均匀起皱的电容器下电极而不需要进行高温热处理的方法，以及制造包括均匀起皱的电容器下电极的电容器的方法。 形成第一导电层。 然后，在第一导电层上形成包含约20％至约50％的杂质的第二导电层。 接下来，通过热处理第二导电层，至少一些杂质从第二导电层排出。 由于来自第二导电层的杂质的耗尽，第二导电层的表面起皱。 然后可以形成电介质层和上电容器电极。

公开(公告)号：US07781819B2

公开(公告)日：2010-08-24

申请号：US12270286

申请日：2008-11-13

申请人： Wan-don Kim ,  Jin-yong Kim ,  Yong-suk Tak ,  Jung-hee Chung ,  Ki-chul Kim ,  Oh-seong Kwon

发明人： Wan-don Kim ,  Jin-yong Kim ,  Yong-suk Tak ,  Jung-hee Chung ,  Ki-chul Kim ,  Oh-seong Kwon

IPC分类号： H01L29/92

CPC分类号： H01L28/91 ,  H01L27/10855 ,  H01L28/60

摘要： Provided are a semiconductor device and a method of fabricating the same. The semiconductor device includes an insulating layer that is formed on a supporting layer and has a contact hole. A first contact plug is formed on an inner wall and bottom of the contact hole. A second contact plug buries the contact hole and is formed on the first contact plug. A conductive layer is connected to the first contact plug and the second contact plug. The bottom thickness of the first contact plug formed on the bottom of the contact hole is thicker than the inner wall thickness of the first contact plug formed on the inner wall of the contact hole.

摘要翻译： 提供半导体器件及其制造方法。 半导体器件包括形成在支撑层上并具有接触孔的绝缘层。 第一接触塞形成在接触孔的内壁和底部上。 第二接触插塞将接触孔埋入并形成在第一接触插塞上。 导电层连接到第一接触插塞和第二接触插塞。 形成在接触孔底部的第一接触塞的底部厚度比形成在接触孔的内壁上的第一接触塞的内壁厚度大。

公开(公告)号：US20060263977A1

公开(公告)日：2006-11-23

申请号：US11462178

申请日：2006-08-03

申请人： Wan-don Kim ,  Jae-hyun Joo ,  Seok-jun Won ,  Jung-hee Chung ,  Jin-yong Kim ,  Suk-jin Chung

发明人： Wan-don Kim ,  Jae-hyun Joo ,  Seok-jun Won ,  Jung-hee Chung ,  Jin-yong Kim ,  Suk-jin Chung

IPC分类号： H01L21/8242

CPC分类号： H01L28/84 ,  H01L27/1085

摘要： A method of fabricating a uniformly wrinkled capacitor lower electrode without the need to perform a high-temperature heat treatment and a method of fabricating a capacitor including the uniformly wrinkled capacitor lower electrode are provided. A first conductive layer is formed. Then, a second conductive layer including about 20% to about 50% of impurities is formed on the first conductive layer. Next, at least some of the impurities are exhausted from the second conductive layer by heat treating the second conductive layer. A surface of the second conductive layer is wrinkled due to the exhaustion of the impurities from the second conductive layer. A dielectric layer and an upper capacitor electrode may then be formed.

摘要翻译： 提供一种制造均匀起皱的电容器下电极而不需要执行高温热处理的方法，以及制造包括均匀起皱的电容器下电极的电容器的方法。 形成第一导电层。 然后，在第一导电层上形成包含约20％至约50％的杂质的第二导电层。 接下来，通过热处理第二导电层，至少一些杂质从第二导电层排出。 由于来自第二导电层的杂质的耗尽，第二导电层的表面起皱。 然后可以形成电介质层和上电容器电极。

公开(公告)号：US20090072350A1

公开(公告)日：2009-03-19

申请号：US12270286

申请日：2008-11-13

申请人： Wan-don Kim ,  Jin-yong Kim ,  Yong-suk Tak ,  Jung-hee Chung ,  Ki-chul Kim ,  Oh-seong Kwon

发明人： Wan-don Kim ,  Jin-yong Kim ,  Yong-suk Tak ,  Jung-hee Chung ,  Ki-chul Kim ,  Oh-seong Kwon

IPC分类号： H01L29/92 ,  H01L21/20

CPC分类号： H01L28/91 ,  H01L27/10855 ,  H01L28/60

摘要： Provided are a semiconductor device and a method of fabricating the same. The semiconductor device includes an insulating layer that is formed on a supporting layer and has a contact hole. A first contact plug is formed on an inner wall and bottom of the contact hole. A second contact plug buries the contact hole and is formed on the first contact plug. A conductive layer is connected to the first contact plug and the second contact plug. The bottom thickness of the first contact plug formed on the bottom of the contact hole is thicker than the inner wall thickness of the first contact plug formed on the inner wall of the contact hole.

摘要翻译： 提供半导体器件及其制造方法。 半导体器件包括形成在支撑层上并具有接触孔的绝缘层。 第一接触塞形成在接触孔的内壁和底部上。 第二接触插塞将接触孔埋入并形成在第一接触插塞上。 导电层连接到第一接触插塞和第二接触插塞。 形成在接触孔底部的第一接触塞的底部厚度比形成在接触孔的内壁上的第一接触塞的内壁厚度大。