公开(公告)号：US09349583B2

公开(公告)日：2016-05-24

申请号：US13775595

申请日：2013-02-25

申请人： Min-Young Park ,  Youn-Soo Kim ,  Sang-Yeol Kang ,  Cha-Young Yoo ,  Jae-Soon Lim ,  Jae-Hyoung Choi

发明人： Min-Young Park ,  Youn-Soo Kim ,  Sang-Yeol Kang ,  Cha-Young Yoo ,  Jae-Soon Lim ,  Jae-Hyoung Choi

IPC分类号： H01L21/02 ,  C23C16/04 ,  C23C16/40 ,  C23C16/455 ,  H01L21/28 ,  H01L49/02

CPC分类号： H01L21/02104 ,  C23C16/045 ,  C23C16/405 ,  C23C16/45527 ,  H01L21/28282 ,  H01L28/40

摘要： Methods of fabricating a semiconductor device include forming a deposited film on a semiconductor substrate in a process chamber by repeatedly forming unit layers on the semiconductor substrate. The unit layer is formed by forming a preliminary unit layer on the semiconductor substrate by supplying a process material including a precursor material and film-control material into the process chamber, purging the process chamber, forming a unit layer from the preliminary unit layer, and again purging the process chamber. The precursor material includes a central atom and a ligand bonded to the central atom, and the film-control material includes a hydride of the ligand.

摘要翻译： 制造半导体器件的方法包括通过在半导体衬底上重复形成单位层，在处理室中的半导体衬底上形成沉积膜。 单元层通过在半导体基板上形成预备单元层而形成，该方法是将包括前体材料和薄膜控制材料的处理材料供给到处理室中，从处理室中清除处理室，从预备单元层形成单元层，以及 再次清洗处理室。 前体材料包括中心原子和与中心原子键合的配体，膜控制材料包括配体的氢化物。

公开(公告)号：USD697922S1

公开(公告)日：2014-01-21

申请号：US29441327

申请日：2013-01-03

申请人： Min-Young Park

设计人： Min-Young Park

公开(公告)号：US20120094022A1

公开(公告)日：2012-04-19

申请号：US13242037

申请日：2011-09-23

申请人： Jae-Soon Lim ,  Jae-Hyoung Choi ,  Youn-Soo Kim ,  Min-Young Park ,  Sang-Yeol Kang

发明人： Jae-Soon Lim ,  Jae-Hyoung Choi ,  Youn-Soo Kim ,  Min-Young Park ,  Sang-Yeol Kang

IPC分类号： C23C16/06 ,  C23C16/44

CPC分类号： C23C16/34 ,  C23C16/45525

摘要： Provided is a method of forming a metal thin film which can reduce leakage current while improving electric properties by improving step coverage of a device. The method of forming a metal thin film includes supplying a metal precursor including chlorine, purging byproducts produced after the supplying of the metal precursor by injecting a purge gas, supplying a reactant to allow the reactant and the metal precursor to react with each other to form a thin film layer, and purging the byproducts produced after the reaction by injecting a purge gas, wherein before the supplying of the metal precursor, the method further includes supplying a reactant to be adsorbed on a treated product.

摘要翻译： 提供一种形成金属薄膜的方法，其可以通过改善器件的台阶覆盖而改善电特性，从而降低漏电流。 形成金属薄膜的方法包括：供给包含氯的金属前体，通过注入吹扫气体，在供给金属前体之后产生的副产物，供应反应物以允许反应物和金属前体彼此反应形成 薄膜层，并且通过注入吹扫气体来净化反应后产生的副产物，其中在供给金属前体之前，所述方法还包括供给被处理产物上被吸附的反应物。

公开(公告)号：USD656128S1

公开(公告)日：2012-03-20

申请号：US29387006

申请日：2011-03-08

申请人： Min-Young Park

设计人： Min-Young Park

公开(公告)号：USD650369S1

公开(公告)日：2011-12-13

申请号：US29372552

申请日：2010-12-07

申请人： Min-Young Park

设计人： Min-Young Park

公开(公告)号：US20110136317A1

公开(公告)日：2011-06-09

申请号：US12659830

申请日：2010-03-23

申请人： Sang-Yeol Kang ,  Youn-Soo Kim ,  Jae-Hyoung Choi ,  Jae-Soon Lim ,  Min-Young Park ,  Suk-Jin Chung

发明人： Sang-Yeol Kang ,  Youn-Soo Kim ,  Jae-Hyoung Choi ,  Jae-Soon Lim ,  Min-Young Park ,  Suk-Jin Chung

IPC分类号： H01L21/02

CPC分类号： H01L28/40 ,  H01L21/02183 ,  H01L21/02189 ,  H01L21/02194 ,  H01L21/022 ,  H01L21/0228 ,  H01L27/10852 ,  H01L29/40114

摘要： Example embodiments relate to a semiconductor device including an oxide dielectric layer and a non-oxide dielectric layer, a method of fabricating the device, and a semiconductor module, an electronic circuit board, and an electronic system including the device. The semiconductor device may include a lower electrode, an oxide dielectric layer disposed on the lower electrode, a non-oxide dielectric layer disposed on the oxide dielectric layer, and an upper electrode disposed on the non-oxide dielectric layer.

摘要翻译： 示例性实施例涉及包括氧化物介电层和非氧化物介电层的半导体器件，制造器件的方法，以及包括该器件的半导体模块，电子电路板和电子系统。 半导体器件可以包括下电极，设置在下电极上的氧化物介电层，设置在氧化物电介质层上的非氧化物介电层，以及设置在非氧化物介电层上的上电极。

公开(公告)号：US20100208508A1

公开(公告)日：2010-08-19

申请号：US12656754

申请日：2010-02-16

申请人： In-Gyu Baek ,  Hyun-Jun Sim ,  Hong-Sik Yoon ,  Jin-Shi Zhao ,  Min-Young Park

发明人： In-Gyu Baek ,  Hyun-Jun Sim ,  Hong-Sik Yoon ,  Jin-Shi Zhao ,  Min-Young Park

IPC分类号： G11C11/00

CPC分类号： G11C13/0007 ,  G11C11/5685 ,  G11C13/0069 ,  G11C2013/0073 ,  G11C2211/5641 ,  G11C2213/15 ,  G11C2213/32 ,  G11C2213/34 ,  G11C2213/72

摘要： Multi-level nonvolatile memory devices using variable resistive elements, the multi-level nonvolatile memory devices including a word line, a bit line, and a multi-level memory cell coupled between the word line and the bit line, the multi-level memory cell having first resistance level and a second resistance level higher than the first resistance level when the first and second write biases having the same polarity are applied thereto, and a third resistance level and a fourth resistance level ranging between the first and second resistance levels, when third and fourth write biases having different polarities from each other are applied thereto.

摘要翻译： 使用可变电阻元件的多级非易失性存储器件，多级非易失性存储器件包括字线，位线和耦合在字线和位线之间的多电平存储器单元，多电平存储器单元 当施加具有相同极性的第一和第二写入偏置时，具有高于第一电阻电平的第一电阻电平和第二电阻电平，以及在第一和第二电阻电平之间范围内的第三电阻电平和第四电阻电平，当 施加具有彼此不同极性的第三和第四写入偏置。

公开(公告)号：US06849477B2

公开(公告)日：2005-02-01

申请号：US10372280

申请日：2003-02-25

申请人： Soon-Min Hong ,  Young-Jun Moon ,  Min-Young Park ,  Sea-Gwang Choi

发明人： Soon-Min Hong ,  Young-Jun Moon ,  Min-Young Park ,  Sea-Gwang Choi

IPC分类号： H01L21/60 ,  H01L23/485 ,  H01L21/44

CPC分类号： H01L24/11 ,  H01L24/02 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/16 ,  H01L2924/0001 ,  H01L2924/00013 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01007 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01018 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/0106 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2224/29099 ,  H01L2924/00014 ,  H01L2924/00

摘要： A method of fabricating and mounting a flip chip includes using an environmentally friendly plasma gas, which minimizes safety hazards during an implementation of the method and does not require an additional heat source during a reflow process thereof. That is, the method includes reflowing a solder bump using an argon-hydrogen plasma process. The argon-hydrogen plasma process used to fabricate the flip chip includes maintaining a pressure in a chamber at 250 to 270 mtorr, feeding a mixed gas of argon with 10 to 20% hydrogen to the chamber to generate a plasma with power of 100 to 200 W, and exposing the flip chip to the plasma for 30 to 120 seconds. Additionally, an argon-hydrogen plasma process used to mount the flip chip includes maintaining pressure in a chamber at 100 to 400 mtorr, feeding a mixed gas of argon with 0 to 20% hydrogen to the chamber to generate a plasma with power of 10 to 50 W, and exposing the flip chip to the plasma for 10 to 120 seconds.

摘要翻译： 制造和安装倒装芯片的方法包括使用环境友好的等离子体气体，其在实施该方法期间使安全危害最小化，并且在其回流过程期间不需要额外的热源。 也就是说，该方法包括使用氩 - 氢等离子体工艺回流焊料凸块。 用于制造倒装芯片的氩 - 氢等离子体工艺包括将室中的压力维持在250至270mtorr，将氩与10至20％氢的混合气体供应到室以产生功率为100至200的等离子体 W，并将倒装芯片暴露于等离子体30至120秒。 另外，用于安装倒装芯片的氩 - 氢等离子体工艺包括将室中的压力保持在100至400mtorr，将氩气与0至20％氢气的混合气体供应到室以产生等离子体，功率为10至 50W，并将倒装芯片暴露于等离子体10至120秒。