公开(公告)号：US07420201B2

公开(公告)日：2008-09-02

申请号：US11125507

申请日：2005-05-10

申请人： Thomas A. Langdo ,  Matthew T. Currie ,  Richard Hammond ,  Anthony J. Lochtefeld ,  Eugene A. Fitzgerald

发明人： Thomas A. Langdo ,  Matthew T. Currie ,  Richard Hammond ,  Anthony J. Lochtefeld ,  Eugene A. Fitzgerald

IPC分类号： H01L21/336

CPC分类号： H01L29/7847 ,  H01L21/28518 ,  H01L21/76254 ,  H01L21/76256 ,  H01L21/76259 ,  H01L21/76264 ,  H01L21/76275 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/0649 ,  H01L29/1033 ,  H01L29/165 ,  H01L29/41783 ,  H01L29/66242 ,  H01L29/66628 ,  H01L29/66772 ,  H01L29/66787 ,  H01L29/66916 ,  H01L29/7842 ,  H01L29/7843 ,  H01L29/7849 ,  H01L29/785 ,  H01L29/78603 ,  H01L29/78684 ,  H01L29/78687

摘要： The benefits of strained semiconductors are combined with silicon-on-insulator approaches to substrate and device fabrication.

摘要翻译： 应变半导体的优点与基板和器件制造上的绝缘体绝缘体方法相结合。

公开(公告)号：US07414259B2

公开(公告)日：2008-08-19

申请号：US11126550

申请日：2005-05-11

申请人： Thomas A. Langdo ,  Matthew T. Currie ,  Richard Hammond ,  Anthony J. Lochtefeld ,  Eugene A. Fitzgerald

发明人： Thomas A. Langdo ,  Matthew T. Currie ,  Richard Hammond ,  Anthony J. Lochtefeld ,  Eugene A. Fitzgerald

IPC分类号： H01L31/0392

CPC分类号： H01L29/7847 ,  H01L21/28518 ,  H01L21/76254 ,  H01L21/76256 ,  H01L21/76259 ,  H01L21/76264 ,  H01L21/76275 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/0649 ,  H01L29/1033 ,  H01L29/165 ,  H01L29/41783 ,  H01L29/66242 ,  H01L29/66628 ,  H01L29/66772 ,  H01L29/66787 ,  H01L29/66916 ,  H01L29/7842 ,  H01L29/7843 ,  H01L29/7849 ,  H01L29/785 ,  H01L29/78603 ,  H01L29/78684 ,  H01L29/78687

摘要： The benefits of strained semiconductors are combined with silicon-on-insulator approaches to substrate and device fabrication.

摘要翻译： 应变半导体的优点与基板和器件制造上的绝缘体绝缘体方法相结合。

公开(公告)号：US07259388B2

公开(公告)日：2007-08-21

申请号：US11120675

申请日：2005-05-03

申请人： Thomas A. Langdo ,  Matthew T. Currie ,  Richard Hammond ,  Anthony J. Lochtefeld ,  Eugene A. Fitzgerald

发明人： Thomas A. Langdo ,  Matthew T. Currie ,  Richard Hammond ,  Anthony J. Lochtefeld ,  Eugene A. Fitzgerald

IPC分类号： H01L31/039

CPC分类号： H01L29/7847 ,  H01L21/28518 ,  H01L21/76254 ,  H01L21/76256 ,  H01L21/76259 ,  H01L21/76264 ,  H01L21/76275 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/0649 ,  H01L29/1033 ,  H01L29/165 ,  H01L29/41783 ,  H01L29/66242 ,  H01L29/66628 ,  H01L29/66772 ,  H01L29/66787 ,  H01L29/66916 ,  H01L29/7842 ,  H01L29/7843 ,  H01L29/7849 ,  H01L29/785 ,  H01L29/78603 ,  H01L29/78684 ,  H01L29/78687

摘要： The benefits of strained semiconductors are combined with silicon-on-insulator approaches to substrate and device fabrication.

摘要翻译： 应变半导体的优点与基板和器件制造上的绝缘体绝缘体方法相结合。

公开(公告)号：US07074623B2

公开(公告)日：2006-07-11

申请号：US10456708

申请日：2003-06-06

申请人： Anthony J. Lochtefeld ,  Thomas A. Langdo ,  Richard Hammond ,  Matthew T. Currie ,  Glyn Braithwaite ,  Eugene A. Fitzgerald

发明人： Anthony J. Lochtefeld ,  Thomas A. Langdo ,  Richard Hammond ,  Matthew T. Currie ,  Glyn Braithwaite ,  Eugene A. Fitzgerald

IPC分类号： H01L21/335 ,  H01L21/00 ,  H01L21/84 ,  H01L21/8234 ,  H01L21/336

CPC分类号： H01L29/785 ,  H01L21/76254 ,  H01L21/76259 ,  H01L21/76264 ,  H01L21/76275 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/66795 ,  H01L29/66916 ,  H01L29/7842 ,  H01L29/78603 ,  H01L29/78684 ,  H01L29/78687

摘要： The benefits of strained semiconductors are combined with silicon-on-insulator approaches to substrate and device fabrication.

摘要翻译： 应变半导体的优点与基板和器件制造上的绝缘体绝缘体方法相结合。

公开(公告)号：US06991972B2

公开(公告)日：2006-01-31

申请号：US10691007

申请日：2003-10-22

申请人： Anthony J. Lochtefeld ,  Dimitri Antoniadis ,  Matthew T. Currie

发明人： Anthony J. Lochtefeld ,  Dimitri Antoniadis ,  Matthew T. Currie

IPC分类号： H01L21/00 ,  H01L27/01

CPC分类号： H01L29/7842 ,  H01L21/28079 ,  H01L21/28097 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823828 ,  H01L21/823842 ,  H01L29/1054 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/66583 ,  H01L29/78654 ,  Y10S438/938

摘要： In forming an electronic device, a semiconductor layer is pre-doped and a dopant distribution anneal is performed prior to gate definition. Alternatively, the gate is formed from a metal. Subsequently formed shallow sources and drains, therefore, are not affected by the gate annealing step.

摘要翻译： 在形成电子器件时，半导体层是预掺杂的，并且在栅极定义之前执行掺杂剂分布退火。 或者，栅极由金属形成。 因此，随后形成的浅源和漏极不受栅极退火步骤的影响。

公开(公告)号：US08129821B2

公开(公告)日：2012-03-06

申请号：US10944618

申请日：2004-09-17

申请人： Matthew T. Currie ,  Richard Hammond

发明人： Matthew T. Currie ,  Richard Hammond

IPC分类号： H01L31/117

CPC分类号： H01L29/7848 ,  H01L21/28052 ,  H01L21/2807 ,  H01L21/28255 ,  H01L21/28518 ,  H01L21/324 ,  H01L29/0847 ,  H01L29/1054 ,  H01L29/161 ,  H01L29/165 ,  H01L29/45 ,  H01L29/49 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7842

摘要： A semiconductor device and a method for fabricating a semiconductor device involve a semiconductor layer that includes a first material and a second material. The first and second materials can be silicon and germanium. A contact of the device has a portion proximal to the semiconductor layer and a portion distal to the semiconductor layer. The distal portion includes the first material and the second material. A metal layer formed adjacent to the relaxed semiconductor layer and adjacent to the distal portion of the contact is simultaneously reacted with the relaxed semiconductor layer and with the distal portion of the contact to provide metallic contact material.

摘要翻译： 半导体器件和制造半导体器件的方法包括包括第一材料和第二材料的半导体层。 第一和第二种材料可以是硅和锗。 器件的触点具有靠近半导体层的部分和远离半导体层的部分。 远侧部分包括第一材料和第二材料。 与松弛的半导体层相邻并且邻近接触的远端部分形成的金属层与松弛的半导体层和接触的远端部分同时反应以提供金属接触材料。

公开(公告)号：US07829442B2

公开(公告)日：2010-11-09

申请号：US11941629

申请日：2007-11-16

申请人： Richard Westhoff ,  Vicky K. Yang ,  Matthew T. Currie ,  Christopher Vineis ,  Christopher Leitz

发明人： Richard Westhoff ,  Vicky K. Yang ,  Matthew T. Currie ,  Christopher Vineis ,  Christopher Leitz

IPC分类号： H01L21/20

CPC分类号： H01L21/0251 ,  C30B23/025 ,  C30B23/066 ,  C30B25/02 ,  C30B25/183 ,  C30B29/52 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02505 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/823807

摘要： Dislocation pile-ups in compositionally graded semiconductor layers are reduced or eliminated, thereby leading to increased semiconductor device yield and manufacturability. This is accomplished by introducing a semiconductor layer having a plurality of threading dislocations distributed substantially uniformly across its surface as a starting layer and/or at least one intermediate layer during growth and relaxation of the compositionally graded layer. The semiconductor layer may include a seed layer disposed proximal to the surface of the semiconductor layer and having the threading dislocations uniformly distributed therein.

摘要翻译： 组分梯度半导体层中的位错堆叠被减少或消除，从而导致半导体器件的产量和可制造性的提高。 这是通过在组成渐变层的生长和弛豫期间引入具有多个穿透位错基本上均匀分布在其表面上的半导体层作为起始层和/或至少一个中间层来实现的。 半导体层可以包括接近半导体层的表面并且穿透位错均匀分布在其中的晶种层。

公开(公告)号：US20100206216A1

公开(公告)日：2010-08-19

申请号：US12711560

申请日：2010-02-24

申请人： Eugene A. Fitzgerald ,  Richard Westhoff ,  Matthew T. Currie ,  Christopher J. Vineis ,  Thomas A. Langdo

发明人： Eugene A. Fitzgerald ,  Richard Westhoff ,  Matthew T. Currie ,  Christopher J. Vineis ,  Thomas A. Langdo

IPC分类号： C30B25/00

CPC分类号： C30B29/52 ,  C23C16/029 ,  C23C16/22 ,  C23C16/4401 ,  C30B25/02 ,  H01L21/0245 ,  H01L21/0251 ,  H01L21/02532 ,  H01L21/0262

摘要： A method for minimizing particle generation during deposition of a graded Si.sub.1-xGe.sub.x layer on a semiconductor material includes providing a substrate in an atmosphere including a Si precursor and a Ge precursor, wherein the Ge precursor has a decomposition temperature greater than germane, and depositing the graded Si.sub.1-xGe.sub.x layer having a final Ge content of greater than about 0.15 and a particle density of less than about 0.3 particles/cm.sup.2 on the substrate.

摘要翻译： 在半导体材料上沉积梯度Si 1-x Ge x层的过程中使颗粒产生最小化的方法包括在包括Si前体和Ge前体的气氛中提供衬底，其中Ge前体具有分解 温度大于锗烷，并沉积具有大于约0.15的最终Ge含量并且小于约0.3颗粒/ cm 2的颗粒密度的梯度Si 1-x Ge 2层在衬底上 。

公开(公告)号：US08709884B2

公开(公告)日：2014-04-29

申请号：US13468297

申请日：2012-05-10

申请人： Matthew T. Currie

发明人： Matthew T. Currie

IPC分类号： H01L21/00 ,  H01L21/84

CPC分类号： H01L29/7849 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/092 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/66772 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/78681 ,  H01L29/78687

摘要： Semiconductor-on-insulator structures facilitate the fabrication of devices, including MOSFETs that are at least partially depleted during operation and FinFETs including bilayer fins and/or crystalline oxide.

摘要翻译： 绝缘体上半导体结构有助于器件的制造，包括在操作期间至少部分耗尽的MOSFET以及包括双层翅片和/或结晶氧化物的FinFET。

公开(公告)号：US07674335B2

公开(公告)日：2010-03-09

申请号：US11371442

申请日：2006-03-09

申请人： Eugene A. Fitzgerald ,  Richard Westhoff ,  Matthew T. Currie ,  Christopher J. Vineis ,  Thomas A. Langdo

发明人： Eugene A. Fitzgerald ,  Richard Westhoff ,  Matthew T. Currie ,  Christopher J. Vineis ,  Thomas A. Langdo

IPC分类号： C30B21/02

CPC分类号： C30B29/52 ,  C23C16/029 ,  C23C16/22 ,  C23C16/4401 ,  C30B25/02 ,  H01L21/0245 ,  H01L21/0251 ,  H01L21/02532 ,  H01L21/0262

摘要： A method for minimizing particle generation during deposition of a graded Si1−xGex layer on a semiconductor material includes providing a substrate in an atmosphere including a Si precursor and a Ge precursor, wherein the Ge precursor has a decomposition temperature greater than germane, and depositing the graded Si1−xGex layer having a final Ge content of greater than about 0.15 and a particle density of less than about 0.3 particles/cm2 on the substrate.

摘要翻译： 在半导体材料上沉积梯度Si1-xGex层期间最小化颗粒产生的方法包括在包括Si前体和Ge前体的气氛中提供衬底，其中Ge前体的分解温度大于锗烷，并沉积 分级的Si1-xGex层，其具有大于约0.15的最终Ge含量和小于约0.3颗粒/ cm 2的颗粒密度。