公开(公告)号：US07018902B2

公开(公告)日：2006-03-28

申请号：US10165888

申请日：2002-06-10

申请人： Mark R. Visokay ,  Antonio L. P. Rotondaro ,  Luigi Colombo

发明人： Mark R. Visokay ,  Antonio L. P. Rotondaro ,  Luigi Colombo

IPC分类号： H01L21/00

CPC分类号： H01L21/823857 ,  H01L21/823842

摘要： A MOSFET structure with high-k gate dielectric layer and silicon or metal gates, amorphizing treatment of the high-k gate dielectric layer as with a plasma or ion implantation.

公开(公告)号：US06918960B2

公开(公告)日：2005-07-19

申请号：US09997073

申请日：2001-11-28

申请人： Weimin Li ,  Mark R. Visokay

发明人： Weimin Li ,  Mark R. Visokay

IPC分类号： C23C16/02 ,  C23C16/18 ,  C23C16/44 ,  C23C16/455 ,  H01L21/285 ,  C30B25/00

CPC分类号： C23C16/45523 ,  C23C16/0281 ,  C23C16/18 ,  H01L21/28556

摘要： A method and system for performing metal-organic chemical vapor deposition (MOCVD). The method introduces a metal-organic compound into the CVD chamber in the presence of a first reactant selected to have a reducing chemistry and then, subsequently, a second reactant selected to have an oxidizing chemistry. The reducing chemistry results in deposition of metal species having a reduced surface mobility creating more uniform coverage and better adhesion. The oxidizing species results in deposition of metal species having a greater surface mobility leading to greater surface agglomeration and faster growth. By alternating the two reacts, faster growth is achieved and uniformity of the metal structure is enhanced.

摘要翻译： 一种用于进行金属有机化学气相沉积（MOCVD）的方法和系统。 该方法在选择具有还原化学性质的第一反应物存在下将CVD金属有机化合物引入CVD室中，然后再选择具有氧化性质的第二反应物。 还原化学导致具有降低的表面迁移率的金属物质的沉积产生更均匀的覆盖和更好的附着力。 氧化物质导致具有更大表面迁移率的金属物质的沉积，导致更大的表面附聚和更快的生长。 通过交替这两种反应，实现更快的生长并且提高金属结构的均匀性。

公开(公告)号：US06893924B2

公开(公告)日：2005-05-17

申请号：US10869254

申请日：2004-06-16

申请人： Mark R. Visokay

发明人： Mark R. Visokay

IPC分类号： H01L21/28 ,  H01L21/8238 ,  H01L29/49 ,  H01L21/8234

CPC分类号： H01L29/4966 ,  H01L21/28088 ,  H01L21/823842

摘要： An embodiment of the invention is a gate electrode 70 having a nitrided high work function metal alloy 170 and a low work function nitrided metal alloy 190. Another embodiment of the invention is a method of manufacturing a gate electrode 70 that includes forming and then patterning and etching a layer of high work function nitrided metal alloy 170, forming a layer of low work function nitrided metal alloy 190, and then patterning and etching layers 170 and 190.

摘要翻译： 本发明的实施例是具有氮化高功函数金属合金170和低功函数氮化金属合金190的栅电极70。 本发明的另一实施例是一种制造栅电极70的方法，其包括形成然后对高功函数氮化金属合金170进行图形化和蚀刻，形成低功函数氮化金属合金190的层，然后进行图案化和蚀刻 层170和190。

公开(公告)号：US06821873B2

公开(公告)日：2004-11-23

申请号：US10185326

申请日：2002-06-28

申请人： Mark R. Visokay ,  Luigi Colombo ,  Antonio L. P. Rotondaro

发明人： Mark R. Visokay ,  Luigi Colombo ,  Antonio L. P. Rotondaro

IPC分类号： H01L213105

CPC分类号： H01L21/02323 ,  H01L21/02142 ,  H01L21/02175 ,  H01L21/02337 ,  H01L21/02348 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/31691 ,  H01L21/324 ,  H01L29/517 ,  H01L29/518

摘要： A method for improving high-&kgr; gate dielectric film (104) properties. The high-&kgr; film (104) is subjected to a two step anneal sequence. The first anneal is a high temperature anneal in a non-oxidizing ambient (106) such as N2 to densify the high-&kgr; film (104). The second anneal is a lower temperature anneal in an oxidizing ambient (108) to perform a mild oxidation that heals the high-&kgr; film and reduces interface defects.

摘要翻译： 一种改善高卡门电介质膜（104）性能的方法。 对高卡帕膜（104）进行两步退火处理。 第一退火是在非氧化性环境（106）如N 2中的高温退火以致密化高卡帕膜（104）。 第二退火是在氧化环境（108）中的较低温度退火，以进行温和氧化，以愈合高κ薄膜并减少界面缺陷。

公开(公告)号：US06794252B2

公开(公告)日：2004-09-21

申请号：US10254396

申请日：2002-09-25

申请人： Antonio L. P. Rotondaro ,  Mark R. Visokay

发明人： Antonio L. P. Rotondaro ,  Mark R. Visokay

IPC分类号： H01L218234

CPC分类号： H01L21/28194 ,  H01L21/2807 ,  H01L21/28079 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/51 ,  H01L29/518

摘要： A method is provided for forming dual work function gate electrodes. A dielectric layer is provided outwardly of a substrate. A metal layer is formed outwardly of the dielectric layer. A silicon-germanium layer is formed outwardly of the metal layer. A first portion of the silicon-germanium layer is removed to expose a first portion of the metal layer, with a second portion of the silicon-germanium layer remaining over a second portion of the metal layer. A silicon-germanium metal compound layer is formed from the second portion of the silicon-germanium layer and the second portion of the metal layer. A first gate electrode comprising the first portion of the metal layer is formed. A second gate electrode comprising the silicon-germanium metal compound layer is formed.

摘要翻译： 提供了一种用于形成双功函数栅电极的方法。 介电层设置在基板的外侧。 在电介质层的外侧形成金属层。 在金属层的外部形成硅锗层。 去除硅 - 锗层的第一部分以暴露金属层的第一部分，硅 - 锗层的第二部分保留在金属层的第二部分上。 硅 - 锗金属化合物层由硅 - 锗层的第二部分和金属层的第二部分形成。 形成包括金属层的第一部分的第一栅电极。 形成包含硅 - 锗金属化合物层的第二栅电极。

公开(公告)号：US06511896B2

公开(公告)日：2003-01-28

申请号：US09827759

申请日：2001-04-06

申请人： Cem Basceri ,  Garo J. Derderian ,  Mark R. Visokay ,  John M. Drynan ,  Gurtej S. Sandhu

发明人： Cem Basceri ,  Garo J. Derderian ,  Mark R. Visokay ,  John M. Drynan ,  Gurtej S. Sandhu

IPC分类号： H01L2146

CPC分类号： H01L21/31122 ,  H01L21/28061 ,  H01L21/28518 ,  H01L21/28556 ,  H01L21/28568 ,  H01L21/31604 ,  H01L21/32051 ,  H01L27/10811 ,  H01L27/10888 ,  H01L28/90 ,  H01L29/6659

摘要： In part, disclosed are semiconductor processing methods, methods of depositing a tungsten comprising layer over a substrate, methods of depositing a tungsten nitride comprising layer over a substrate, methods of depositing a tungsten silicide comprising layer over a substrate, methods of forming a transistor gate line over a substrate, methods of forming a patterned substantially crystalline Ta2O5 comprising material, and methods of forming a capacitor dielectric region comprising substantially crystalline Ta2O5 comprising material. In one implementation, a semiconductor processing method includes forming a substantially amorphous Ta2O5 comprising layer over a semiconductive substrate. The layer is exposed to WF6 under conditions effective to etch substantially amorphous Ta2O5 from the substrate. In one implementation, the layer is exposed to WF6 under conditions effective to both etch substantially amorphous Ta2O5 from the substrate and deposit a tungsten comprising layer over the substrate during the exposing.

摘要翻译： 部分地，公开了半导体处理方法，在衬底上沉积含钨层的方法，在衬底上沉积含氮化钨的层的方法，在衬底上沉积包含硅化钨的层的方法，形成晶体管栅极的方法 在衬底上划线，形成图案化的基本上结晶的Ta 2 O 5的材料的方法，以及形成包含基本上结晶的Ta 2 O 5的材料的电容器电介质区域的方法。 在一个实施方案中，半导体处理方法包括在半导体衬底上形成包含基本非晶态的Ta 2 O 5层。 该层在有效从底物上蚀刻基本无定形Ta 2 O 5的条件下暴露于WF6。 在一个实施方案中，该层在有效地从衬底上蚀刻基本上无定形Ta 2 O 5的条件下暴露于WF6，并在曝光期间在衬底上沉积含钨层。

公开(公告)号：US06326293B1

公开(公告)日：2001-12-04

申请号：US09216232

申请日：1998-12-18

申请人： Sung-Jen Fang ,  Mark R. Visokay ,  Rajesh B. Khamankar

发明人： Sung-Jen Fang ,  Mark R. Visokay ,  Rajesh B. Khamankar

IPC分类号： H01L2144

CPC分类号： H01L21/7684 ,  H01L21/76885

摘要： A plug is formed of polysilicon, or other oxidizable conductor. Chemical-mechanical polishing is performed, with a polish stop layer defining the top of the dielectric layer. The upper portion of the polysilicon is oxidized to a controlled depth, then the oxidized portion is removed by an etch, followed by removal of the polish stop layer. The plug thus formed protrudes a controllable distance above the surrounding dielectric, providing good contact to subsequent conductive layers.

摘要翻译： 插头由多晶硅或其它可氧化导体形成。 进行化学机械抛光，其中抛光停止层限定电介质层的顶部。 多晶硅的上部被氧化成受控的深度，然后通过蚀刻去除氧化部分，随后除去抛光停止层。 如此形成的插塞在周围的电介质上方突出可控的距离，提供与后续导电层的良好接触。

公开(公告)号：US08575014B2

公开(公告)日：2013-11-05

申请号：US13404840

申请日：2012-02-24

申请人： Luigi Colombo ,  James J. Chambers ,  Mark R. Visokay

发明人： Luigi Colombo ,  James J. Chambers ,  Mark R. Visokay

IPC分类号： H01L21/22

CPC分类号： H01L21/28079 ,  H01L21/02068 ,  H01L21/3003 ,  H01L21/321 ,  H01L21/823842

摘要： The invention provides a method for manufacturing a semiconductor device that comprises placing a metallic gate layer over a gate dielectric layer where the metallic gate layer has a crystallographic orientation, and re-orienting the crystallographic orientation of the metallic gate layer by subjecting the metallic gate layer to a hydrogen anneal.

摘要翻译： 本发明提供了一种制造半导体器件的方法，该方法包括将金属栅极层放置在栅极电介质层上，其中金属栅极层具有晶体取向，并通过对金属栅极层进行金属栅极层的重新取向来取向晶体取向 进行氢退火。

公开(公告)号：US08389391B2

公开(公告)日：2013-03-05

申请号：US12696616

申请日：2010-01-29

申请人： James J. Chambers ,  Mark R. Visokay

发明人： James J. Chambers ,  Mark R. Visokay

IPC分类号： H01L21/3205

CPC分类号： H01L29/7851 ,  H01L29/66795

摘要： Example embodiments provide triple-gate semiconductor devices isolated by reverse shallow trench isolation (STI) structures and methods for their manufacture. In an example process, stacked layers including a form layer over a dielectric layer can be formed over a semiconductor substrate. One or more trenches can be formed by etching through the stacked layers. The one or more trenches can be filled by an active area material to form one or more active areas, which can be isolated by remaining portions of the dielectric layer. Bodies of the active area material can be exposed by removing the form layer. One or more triple-gate devices can then be formed on the exposed active area material. The example triple-gate semiconductor devices can control the dimensions for the active areas and provide less isolation spacing between the active areas, which optimizes manufacturing efficiency and device integration quality.

摘要翻译： 示例性实施例提供通过反向浅沟槽隔离（STI）结构和其制造方法隔离的三栅极半导体器件。 在示例性工艺中，可以在半导体衬底上形成包括电介质层上的成形层的层叠层。 可以通过蚀刻穿过层叠层而形成一个或多个沟槽。 一个或多个沟槽可以由有源区域材料填充以形成一个或多个有源区域，其可以通过介电层的剩余部分来隔离。 通过去除表层可以暴露活性区域材料的物质。 然后可以在暴露的有源区域材料上形成一个或多个三栅极器件。 示例性三栅极半导体器件可以控制有源区域的尺寸并且在有源区域之间提供更小的隔离间隔，这优化了制造效率和器件集成质量。

公开(公告)号：US08377790B2

公开(公告)日：2013-02-19

申请号：US13014995

申请日：2011-01-27

申请人： Narasimhulu Kanike ,  Mark R. Visokay ,  Oh-Jung Kwon

发明人： Narasimhulu Kanike ,  Mark R. Visokay ,  Oh-Jung Kwon

IPC分类号： H01L21/20

CPC分类号： H01L28/20 ,  H01L21/76224 ,  H01L23/5256 ,  H01L27/0629 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method includes providing a substrate having insulating layers thereon; forming a first trench in a first region of the substrate and a second trench in a second region of the substrate; thermally growing layers of oxide along the sides of the trenches; filling the first trench and the second trench with a polysilicon material, planarizing the polysilicon material, and creating a shallow trench isolation between the first region and the second region, wherein the step f) of creating the shallow trench isolation is performed only after the steps of d) filling and e) planarizing.

摘要翻译： 一种方法包括提供其上具有绝缘层的基板; 在所述衬底的第一区域中形成第一沟槽和在所述衬底的第二区域中形成第二沟槽; 沿着沟槽的侧面的氧化物的热生长层; 用多晶硅材料填充第一沟槽和第二沟槽，平坦化多晶硅材料，以及在第一区域和第二区域之间产生浅沟槽隔离，其中仅在步骤之后才执行产生浅沟槽隔离的步骤f） 的d）填充和e）平面化。