公开(公告)号：US20130307027A1

公开(公告)日：2013-11-21

申请号：US13861808

申请日：2013-04-12

申请人： Jing Lu ,  Stacia Keller ,  Umesh K. Mishra

发明人： Jing Lu ,  Stacia Keller ,  Umesh K. Mishra

IPC分类号： H01L29/778 ,  H01L29/66

CPC分类号： H01L29/778 ,  H01L21/0242 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0254 ,  H01L21/02581 ,  H01L21/02584 ,  H01L21/0262 ,  H01L21/8252 ,  H01L29/045 ,  H01L29/2003 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7781

摘要： A method for growing high mobility, high charge Nitrogen polar (N-polar) or Nitrogen face (In, Al, Ga)N/GaN High Electron Mobility Transistors (HEMTs). The method can provide a successful approach to increase the breakdown voltage and reduce the gate leakage of the N-polar HEMTs, which has great potential to improve the N-polar or N-face HEMTs' high frequency and high power performance.

摘要翻译： 用于生长高迁移率，高电荷氮极（N极）或氮面（In，Al，Ga）N / GaN高电子迁移率晶体管（HEMT）的方法。 该方法可以提供成功的方法来增加击穿电压并降低N-极性HEMT的栅极泄漏，其具有改善N极或N面HEMTs高频和高功率性能的巨大潜力。

公开(公告)号：US08558285B2

公开(公告)日：2013-10-15

申请号：US13069725

申请日：2011-03-23

申请人： Umesh K. Mishra ,  Lee S. McCarthy

发明人： Umesh K. Mishra ,  Lee S. McCarthy

IPC分类号： H01L29/72

CPC分类号： H01L29/7802 ,  H01L21/187 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/267 ,  H01L29/7371 ,  H01L29/7786

摘要： A method for fabricating an electronic device, comprising wafer bonding a first semiconductor material to a III-nitride semiconductor, at a temperature below 550° C., to form a device quality heterojunction between the first semiconductor material and the III-nitride semiconductor, wherein the first semiconductor material is different from the III-nitride semiconductor and is selected for superior properties, or preferred integration or fabrication characteristics in the injector region as compared to the III-nitride semiconductor.

摘要翻译： 一种制造电子器件的方法，包括在低于550℃的温度下将第一半导体材料晶体结合到III族氮化物半导体，以在第一半导体材料和III族氮化物半导体之间形成器件质量异质结，其中 第一半导体材料与III族氮化物半导体不同，并且与III族氮化物半导体相比被选择用于喷射器区域中的优异性能或优选的集成或制造特性。

公开(公告)号：US20120319127A1

公开(公告)日：2012-12-20

申请号：US13527885

申请日：2012-06-20

申请人： Srabanti Chowdhury ,  Ramya Yeluri ,  Christophe Hurni ,  Umesh K. Mishra ,  Ilan Ben-Yaacov

发明人： Srabanti Chowdhury ,  Ramya Yeluri ,  Christophe Hurni ,  Umesh K. Mishra ,  Ilan Ben-Yaacov

IPC分类号： H01L29/20 ,  H01L21/20

CPC分类号： H01L29/7787 ,  H01L29/0646 ,  H01L29/2003 ,  H01L29/201 ,  H01L29/205 ,  H01L29/41766 ,  H01L29/66204 ,  H01L29/66462 ,  H01L29/7788 ,  H01L29/861

摘要： A current aperture vertical electron transistor (CAVET) with ammonia (NH3) based molecular beam epitaxy (MBE) grown p-type Gallium Nitride (p-GaN) as a current blocking layer (CBL). Specifically, the CAVET features an active buried Magnesium (Mg) doped GaN layer for current blocking purposes. This structure is very advantageous for high power switching applications and for any device that requires a buried active p-GaN layer for its functionality.

摘要翻译： 具有基于氨（NH3）的分子束外延（MBE）的电流孔径垂直电子晶体管（CAVET）生长的p型氮化镓（p-GaN）作为电流阻挡层（CBL）。 具体来说，CAVET具有用于电流阻塞目的的有源掩埋的镁（Mg）掺杂的GaN层。 这种结构对于大功率开关应用以及需要掩埋有源p-GaN层用于其功能的任何器件是非常有利的。

公开(公告)号：US20120193638A1

公开(公告)日：2012-08-02

申请号：US13444011

申请日：2012-04-11

申请人： Stacia Keller ,  Umesh K. Mishra ,  Nicholas A. Fichtenbaum

发明人： Stacia Keller ,  Umesh K. Mishra ,  Nicholas A. Fichtenbaum

IPC分类号： H01L29/04 ,  H01L21/20

CPC分类号： C30B25/02 ,  C30B29/403 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/0242 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/02538 ,  H01L21/0254 ,  H01L21/02573 ,  H01L21/0262

摘要： Methods for the heteroepitaxial growth of smooth, high quality films of N-face GaN film grown by MOCVD are disclosed. Use of a misoriented substrate and possibly nitridizing the substrate allow for the growth of smooth N-face GaN and other Group III nitride films as disclosed herein. The present invention also avoids the typical large (μm sized) hexagonal features which make N-face GaN material unacceptable for device applications. The present invention allows for the growth of smooth, high quality films which makes the development of N-face devices possible.

摘要翻译： 公开了通过MOCVD生长的N面GaN薄膜的平滑，高质量薄膜异质外延生长的方法。 使用错误取向的衬底并且可能使衬底氮化使得能够生长平滑的N面GaN和其他III族氮化物膜，如本文所公开的。 本发明还避免了典型的大（μm尺寸）六边形特征，这使得N面GaN材料不适合于器件应用。 本发明允许平滑，高质量的膜的生长，这使得N面装置的发展成为可能。

公开(公告)号：US08124957B2

公开(公告)日：2012-02-28

申请号：US11360166

申请日：2006-02-22

申请人： James P. Ibbetson ,  Bernd P. Keller ,  Umesh K. Mishra

发明人： James P. Ibbetson ,  Bernd P. Keller ,  Umesh K. Mishra

IPC分类号： H01L29/06

CPC分类号： H01L29/205 ,  H01L29/2003 ,  H01L29/88

摘要： A low resistance tunnel junction that uses a natural polarization dipole associated with dissimilar materials to align a conduction band to a valence band is disclosed. Aligning the conduction band to the valence band of the junction encourages tunneling across the junction. The tunneling is encouraged, because the dipole space charge bends the energy bands, and shortens a tunnel junction width charge carriers must traverse to tunnel across the junction. Placing impurities within or near the tunnel junction that may form deep states in the junction may also encourage tunneling in a tunnel junction. These states shorten the distance charge carriers must traverse across the tunnel junction.

摘要翻译： 公开了一种低电阻隧道结，其使用与不同材料相关联的自然极化偶极子将导带与价带对准。 将导带与结点的价带对准，促进穿越结的隧穿。 鼓励隧道，因为偶极空间电荷弯曲能带，并缩短隧道结宽度，电荷载流子必须穿过穿越交界处的隧道。 将杂质置于隧道结内或其附近可能形成深交界处的深部状态也可能鼓励在隧道结中隧道。 这些状态缩短了电荷载体必须穿过隧道结的距离。

公开(公告)号：US20090085065A1

公开(公告)日：2009-04-02

申请号：US12059907

申请日：2008-03-31

申请人： Umesh K. Mishra ,  Lee S. McCarthy ,  Chang Soo Suh ,  Siddharth Rajan

发明人： Umesh K. Mishra ,  Lee S. McCarthy ,  Chang Soo Suh ,  Siddharth Rajan

IPC分类号： H01L29/778 ,  H01L21/18 ,  H01L21/20

CPC分类号： H01L29/66462 ,  H01L21/187 ,  H01L29/045 ,  H01L29/2003 ,  H01L29/7783

摘要： A method for fabricating III-N semiconductor devices on the N-face of layers comprising (a) growing a III-nitride semiconductor device structure in a Ga-polar direction on a substrate, (b) attaching a Ga face of the III-nitride semiconductor device structure to a host substrate, and (c) removing the substrate to expose the N-face surface of the III-nitride semiconductor device structure. An N-polar (000-1) oriented III-nitride semiconductor device is also disclosed, comprising one or more (000-1) oriented nitride layers, each having an N-face opposite a group III-face, wherein at least one N-face is an at least partially exposed N-face, and a host substrate attached to one of the group III-faces.

摘要翻译： 一种用于在层的N面上制造III-N半导体器件的方法，包括（a）在衬底上生长Ga极性方向上的III族氮化物半导体器件结构，（b）将III族氮化物的Ga面 半导体器件结构，以及（c）去除衬底以露出III族氮化物半导体器件结构的N面。 还公开了一种N极（000-1）取向的III族氮化物半导体器件，其包括一个或多个（000-1）取向的氮化物层，每个具有与III族面相反的N面，其中至少一个N 表面是至少部分暴露的N面，以及附着到III组面中的一个的主体衬底。

公开(公告)号：US06825559B2

公开(公告)日：2004-11-30

申请号：US10335915

申请日：2003-01-02

申请人： Umesh K. Mishra ,  Primit Parikh ,  Yifeng Wu

发明人： Umesh K. Mishra ,  Primit Parikh ,  Yifeng Wu

IPC分类号： H01L2900

CPC分类号： H05K1/0206 ,  H01L21/8252 ,  H01L23/147 ,  H01L23/367 ,  H01L23/3677 ,  H01L23/66 ,  H01L27/0605 ,  H01L29/2003 ,  H01L29/7787 ,  H01L2224/16235 ,  H01L2224/16238 ,  H01L2224/1703 ,  H01L2224/73253 ,  H01L2924/01002 ,  H01L2924/01004 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01042 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01087 ,  H01L2924/10329 ,  H01L2924/12032 ,  H01L2924/14 ,  H01L2924/1423 ,  H01L2924/19011 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19103 ,  H01L2924/19105 ,  H01L2924/30105 ,  H05K1/181 ,  H05K2201/066 ,  Y10T29/4913 ,  H01L2924/0002 ,  H01L2924/00

摘要： A flip-chip integrated circuit includes a circuit substrate having electronic components. The circuit substrate typically includes GaAs or Si. Another substrate can include Group III nitride based active semiconductor devices. This substrate typically includes SiC and can be separated to provide individual nitride devices. After separation, one or more of the Group III devices can be flip-chip mounted onto the circuit substrate. The electronic components on the circuit substrate can be coupled to the nitride devices using conductive interconnects and/or vias.

摘要翻译： 倒装芯片集成电路包括具有电子部件的电路基板。 电路基板通常包括GaAs或Si。 另一个衬底可以包括基于III族氮化物的有源半导体器件。 该衬底通常包括SiC并且可以被分离以提供单独的氮化物器件。 分离后，III组器件中的一个或多个可以倒装芯片安装到电路基板上。 可以使用导电互连和/或通孔将电路基板上的电子部件耦合到氮化物器件。

公开(公告)号：US5084743A

公开(公告)日：1992-01-28

申请号：US494239

申请日：1990-03-15

申请人： Umesh K. Mishra ,  Robert J. Trew

发明人： Umesh K. Mishra ,  Robert J. Trew

IPC分类号： H01L29/43 ,  H01L29/778 ,  H01L29/812

CPC分类号： H01L29/7783 ,  H01L29/432 ,  H01L29/812

摘要： The gate voltage breakdown of an integrated circuit field effect transistor, especially a compound semiconductor metal semiconductor field effect transistor (MESFET) and high electron mobility transistor (HEMT) is dramatically increased by forming an electron trap layer on the surface of the device, under the gate contact and extending beyond the gate contact towards the drain contact. The electron trap layer is preferably a high resisitivity lattice matched monocrystalline layer having at least 10.sup.18 traps per cubic centimeter. For gallium arsenide based transistors, the electron trap layer is preferably formed by low temperature molecular beam epitaxy (MBE) of gallium and arsenic fluxes, to produce a monocrystalline gallium arsenide layer having 1% excess arsenic. For indium phosphide based transistors, the electron trap layer is preferably formed by low temperature MBE of aluminum, indium and arsenic fluxes to produce a monocrystalline aluminum indium arsenide layer having 1% excess arsenic.

摘要翻译： 集成电路场效应晶体管，特别是化合物半导体金属半导体场效应晶体管（MESFET）和高电子迁移率晶体管（HEMT）的栅极电压击穿通过在器件的表面上形成电子俘获层而显着增加， 栅极接触并延伸超过栅极接触到漏极接触。 电子捕获层优选是具有至少1018个陷阱/立方厘米的高电阻率晶格匹配单晶层。 对于基于砷化镓的晶体管，优选通过镓和砷通量的低温分子束外延（MBE）形成电子陷阱层，以产生具有1％过量砷的单晶砷化镓层。 对于基于磷化铟的晶体管，电子捕获层优选由铝，铟和砷通量的低温MBE形成，以产生具有1％过量砷的单晶铝砷化铟层。

公开(公告)号：US5077597A

公开(公告)日：1991-12-31

申请号：US568901

申请日：1990-08-17

申请人： Umesh K. Mishra

发明人： Umesh K. Mishra

IPC分类号： H01J1/308

CPC分类号： B82Y15/00 ,  H01J1/308

摘要： A planar doped barrier region of semiconductor material is coupled to a vacuum or gaseous region to provide electron emission from the planar doped barrier region into the vacuum or gaseous region. When a voltage is applied across the planar doped barrier region electrons flow from one end of the region to another. This flow results in the emission of electrons if the work function of the emission surface is less than the bandgap of the semiconductor material. The device of the present invention can be used as a vacuum microelectronic emitter, a vacuum microelectronic transistor, light source, klystron, or travelling wave tube.

摘要翻译： 半导体材料的平面掺杂阻挡区域耦合到真空或气体区域以提供从平面掺杂阻挡区域进入真空或气态区域的电子发射。 当跨平面掺杂阻挡区域施加电压时，电子从该区域的一端流向另一端。 如果发射表面的功函数小于半导体材料的带隙，则该流动导致电子的发射。 本发明的器件可以用作真空微电子发射器，真空微电子晶体管，光源，速调管或行波管。

公开(公告)号：US08039352B2

公开(公告)日：2011-10-18

申请号：US12127661

申请日：2008-05-27

申请人： Umesh K. Mishra ,  Tomas A. Palacios Gutierrez ,  Man-Hoi Wong

发明人： Umesh K. Mishra ,  Tomas A. Palacios Gutierrez ,  Man-Hoi Wong

IPC分类号： H01L21/331 ,  H01L21/8222 ,  H01L21/338

CPC分类号： H01L29/7783 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

摘要： A method for fabricating a potential barrier for a nitrogen-face (N-face) nitride-based electronic device, comprising using a thickness and polarization induced electric field of a III-nitride interlayer, positioned between a first III-nitride layer and a second III-nitride layer, to shift, e.g., raise or lower, the first III-nitride layer's energy band with respect to the second III-nitride layer's energy band by a pre-determined amount. The first III-nitride layer and second III-nitride layer each have a higher or lower polarization coefficient than the III-nitride interlayer's polarization coefficient.

摘要翻译： 一种用于制造氮 - 面（N面）氮化物基电子器件的势垒的方法，包括使用位于第一III族氮化物层和第二层氮化物层之间的III族氮化物中间层的厚度和极化感应电场 III族氮化物层相对于第二III族氮化物层的能带移动（例如）升高或降低第一III族氮化物层的能带预定量。 第一III族氮化物层和第二III族氮化物层各自具有比III族氮化物夹层的极化系数更高或更低的偏振系数。