利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

86 条记录 (耗时 0.039 秒)

    Flash memory mass storage architecture incorporation wear leveling technique
    51.
    发明授权
    Flash memory mass storage architecture incorporation wear leveling technique 失效
    闪存大容量存储架构并入磨损均衡技术

    公开(公告)号：US5479638A

    公开(公告)日：1995-12-26

    申请号：US37893

    申请日：1993-03-26

    申请人： Mahmud Assar ,  Siamack Nemazie ,  Petro Estakhri

    发明人： Mahmud Assar ,  Siamack Nemazie ,  Petro Estakhri

    IPC分类号： G06F3/06 ,  G06F12/02 ,  G06F12/14

    CPC分类号： G06F3/0601 ,  G06F12/0246 ,  G06F12/0292 ,  G06F2003/0694 ,  G06F2212/1036 ,  G06F2212/7211 ,  Y10S706/90

    摘要： A semiconductor mass storage device can be substituted for a rotating hard disk. The device avoids an erase cycle each time information stored in the mass storage is changed. (The erase cycle is understood to include, fully programming the block to be erased, and then erasing the block.) Erase cycles are avoided by programming an altered data file into an empty mass storage block rather than over itself as a hard disk would. Periodically, the mass storage will need to be cleaned up. Secondly, a circuit for evenly using all blocks in the mass storage is provided. These advantages are achieved through the use of several flags, a map to directly correlate a logical address of a block to a physical address of that block and a count register for each block. In particular, flags are provided for defective blocks, used blocks, old version of a block, a count to determine the number of times a block has been erased and written and erase inhibit.

    摘要翻译： 半导体大容量存储装置可以代替旋转硬盘。 每当存储在大容量存储器中的信息改变时，该装置避免擦除循环。 （擦除周期被理解为包括完全编程要擦除的块，然后擦除块）。通过将更改的数据文件编程为空的大容量存储块而不是将其自身作为硬盘来避免擦除周期。 定期地，大容量存储将需要清理。 其次，提供了用于均匀地使用大容量存储器中的所有块的电路。 这些优点通过使用几个标志来实现，地图将块的逻辑地址与该块的物理地址和每个块的计数寄存器直接相关。 特别地，为缺陷块，使用块，旧版块提供标志，确定块被擦除和写入和擦除禁止的次数的计数。

    Determining sector status in a memory device
    52.
    发明授权
    Determining sector status in a memory device 有权
    确定存储设备中的扇区状态

    公开(公告)号：US09165653B2

    公开(公告)日：2015-10-20

    申请号：US13617931

    申请日：2012-09-14

    申请人： Mehdi Asnaashari ,  Yu-Song Liao ,  Siamack Nemazie

    发明人： Mehdi Asnaashari ,  Yu-Song Liao ,  Siamack Nemazie

    IPC分类号： G06F11/00 ,  G11C16/06 ,  G06F11/10 ,  G11C29/04

    CPC分类号： G11C16/06 ,  G06F11/1012 ,  G11C29/04 ,  G11C2029/0411

    摘要： The present disclosure includes methods, devices, modules, and systems for operating semiconductor memory. A number of method embodiments include reading data from memory cells corresponding to a sector of data, determining a number of the memory cells in a non-erased state, and, if the number of the memory cells in a non-erased state is less than or equal to a number of errors correctable by an ECC engine, determining the sector is erased.

    摘要翻译： 本公开包括用于操作半导体存储器的方法，设备，模块和系统。 许多方法实施例包括从对应于数据扇区的存储器单元读取数据，确定处于未擦除状态的存储单元的数量，以及如果未擦除状态的存储单元的数量小于 或等于可由ECC引擎校正的错误数量，确定扇区被擦除。

    Mapping of random defects in a memory device
    53.
    发明授权
    Mapping of random defects in a memory device 有权
    映射存储器件中的随机缺陷

    公开(公告)号：US08887013B2

    公开(公告)日：2014-11-11

    申请号：US13175801

    申请日：2011-07-01

    申请人： Siamack Nemazie ,  Ebrahim Abedifard

    发明人： Siamack Nemazie ,  Ebrahim Abedifard

    IPC分类号： G11C29/00

    CPC分类号： G11C29/72 ,  G06F3/0619 ,  G06F3/0638 ,  G06F3/0679 ,  G06F11/2094 ,  G06F2212/1032 ,  G11C29/4401 ,  G11C29/808

    摘要： A memory device includes a memory array with random defective memory cells. The memory array is organized into rows and columns with a row and column identifying a memory location of a memory cell of the memory array. The memory device includes a row address device and a column address device and is operative to use a grouping of either the row or the column addresses to manage the random defective memory cells by mapping the memory location of a defective memory cell to an alternate memory location.

    摘要翻译： 存储器件包括具有随机缺陷存储器单元的存储器阵列。 存储器阵列被组织成具有标识存储器阵列的存储器单元的存储器位置的行和列的行和列。 存储器件包括行地址设备和列地址设备，并且可操作地使用行或列地址的分组来通过将缺陷存储器单元的存储器位置映射到备用存储器位置来管理随机缺陷存储器单元 。

    SECURE SPIN TORQUE TRANSFER MAGNETIC RANDOM ACCESS MEMORY (STTMRAM)
    55.
    发明申请
    SECURE SPIN TORQUE TRANSFER MAGNETIC RANDOM ACCESS MEMORY (STTMRAM) 有权
    安全转子扭矩传递磁性随机存取存储器（STTMRAM）

    公开(公告)号：US20140082372A1

    公开(公告)日：2014-03-20

    申请号：US13619114

    申请日：2012-09-14

    申请人： Siamack Nemazie ,  Ngon Van Le

    发明人： Siamack Nemazie ,  Ngon Van Le

    IPC分类号： G06F12/14

    CPC分类号： H04L63/0428 ,  G06F12/14 ,  G06F12/1433 ,  G06F2212/2024 ,  G11C11/1675 ,  G11C11/1695 ,  G11C14/0036 ,  H04L63/0823 ,  H04L63/083 ,  H04W12/04

    摘要： A magnetic memory device includes a main memory made of magnetic memory, the main memory and further includes a parameter area used to store parameters used to authenticate data. Further, the magnetic memory device has parameter memory that maintains a protected zone used to store protected zone parameters, and an authentication zone used to store authentication parameters, the protection zone parameters and the authentication parameters being associated with the data that requires authentication. Upon modification of any of the parameters stored in the parameter memory by a user, a corresponding location of the parameter area of the main memory is also modified.

    摘要翻译： 磁存储装置包括由磁存储器构成的主存储器，主存储器还包括用于存储用于认证数据的参数的参数区域。 此外，磁存储器装置具有参数存储器，其维护用于存储保护区参数的保护区，以及用于存储认证参数的认证区，保护区参数和认证参数与需要认证的数据相关联。 在修改由用户存储在参数存储器中的任何参数时，主存储器的参数区域的对应位置也被修改。

    Memory super block allocation
    56.
    发明授权
    Memory super block allocation 有权
    内存超级块分配

    公开(公告)号：US08239614B2

    公开(公告)日：2012-08-07

    申请号：US12397402

    申请日：2009-03-04

    申请人： Mehdi Asnaashari ,  Alan Chen ,  Siamack Nemazie ,  Dale P. McNamara

    发明人： Mehdi Asnaashari ,  Alan Chen ,  Siamack Nemazie ,  Dale P. McNamara

    IPC分类号： G06F12/02

    CPC分类号： G06F12/0246 ,  G06F2212/7201 ,  G06F2212/7202 ,  G06F2212/7204 ,  G06F2212/7205 ,  G06F2212/7208

    摘要： The present disclosure includes methods and devices for memory block selection. In one or more embodiments, a memory controller includes control circuitry coupled to one or more memory devices having multiple Groups of planes associated therewith, each Group including at least two planes of physical blocks organized into Super Blocks, with each Super Block including a physical block from each of the at least two planes. The control circuitry is configured to receive a first unassigned logical block address (LBA) associated with a write operation and determine a particular free Super Block within a selected one of the multiple Groups to receive data associated with the write operation.

    摘要翻译： 本公开包括用于存储块选择的方法和装置。 在一个或多个实施例中，存储器控制器包括耦合到具有与其相关联的多组平面的一个或多个存储器件的控制电路，每个组包括组织成超级块的至少两个物理块平面，每个超级块包括物理块 从至少两个平面的每一个。 控制电路被配置为接收与写入操作相关联的第一未分配逻辑块地址（LBA），并且确定多个组中所选择的一个组内的特定空闲超级块以接收与写入操作相关联的数据。

    ERROR SCANNING IN FLASH MEMORY
    57.
    发明申请
    ERROR SCANNING IN FLASH MEMORY 有权
    闪存中的错误扫描

    公开(公告)号：US20120110399A1

    公开(公告)日：2012-05-03

    申请号：US13346538

    申请日：2012-01-09

    申请人： William Henry Radke ,  Peter Sean Feeley ,  Siamack Nemazie

    发明人： William Henry Radke ,  Peter Sean Feeley ,  Siamack Nemazie

    IPC分类号： G06F11/267

    CPC分类号： G06F11/006 ,  G06F11/106

    摘要： Various embodiments include methods, apparatus, and systems to scan at least a portion of a memory device for potential errors when a condition for scanning is met. The condition may be dependent on one or more of a number of read operations, a number of write operations, time, and others. Other embodiments including additional methods, apparatus, and systems are disclosed.

    摘要翻译： 各种实施例包括当满足扫描条件时扫描存储器件的至少一部分以用于潜在错误的方法，装置和系统。 条件可以取决于多个读取操作，多个写入操作，时间等中的一个或多个。 公开了包括附加方法，装置和系统的其它实施例。

    MEMORY BLOCK SELECTION
    59.
    发明申请
    MEMORY BLOCK SELECTION 有权
    内存块选择

    公开(公告)号：US20100228928A1

    公开(公告)日：2010-09-09

    申请号：US12397402

    申请日：2009-03-04

    申请人： Mehdi Asnaashari ,  Alan Chen ,  Siamack Nemazie ,  Dale P. McNamara

    发明人： Mehdi Asnaashari ,  Alan Chen ,  Siamack Nemazie ,  Dale P. McNamara

    IPC分类号： G06F12/02 ,  G06F12/00

    CPC分类号： G06F12/0246 ,  G06F2212/7201 ,  G06F2212/7202 ,  G06F2212/7204 ,  G06F2212/7205 ,  G06F2212/7208

    摘要： The present disclosure includes methods and devices for memory block selection. In one or more embodiments, a memory controller includes control circuitry coupled to one or more memory devices having multiple Groups of planes associated therewith, each Group including at least two planes of physical blocks organized into Super Blocks, with each Super Block including a physical block from each of the at least two planes. The control circuitry is configured to receive a first unassigned logical block address (LBA) associated with a write operation and determine a particular free Super Block within a selected one of the multiple Groups to receive data associated with the write operation.

    摘要翻译： 本公开包括用于存储块选择的方法和装置。 在一个或多个实施例中，存储器控制器包括耦合到具有与其相关联的多组平面的一个或多个存储器件的控制电路，每个组包括组织成超级块的至少两个物理块平面，每个超级块包括物理块 从至少两个平面的每一个。 控制电路被配置为接收与写入操作相关联的第一未分配逻辑块地址（LBA），并且确定多个组中所选择的一个组内的特定空闲超级块以接收与写入操作相关联的数据。