公开(公告)号：US20090261416A1

公开(公告)日：2009-10-22

申请号：US12105989

申请日：2008-04-18

申请人： Wolfgang Raberg ,  Bernhard Winkler

发明人： Wolfgang Raberg ,  Bernhard Winkler

IPC分类号： H01L49/00 ,  H01L21/44

CPC分类号： B81C1/00246 ,  B81C2203/0728

摘要： An integrated circuit includes a silicon-on-insulator (SOI) substrate including a buried oxide layer positioned between a top-side silicon layer and a bottom-side silicon layer. A micro-electromechanical system (MEMS) device is integrated into the top-side silicon layer. A semiconductor layer is formed over the bottom-side silicon layer. A control circuit is integrated into the semiconductor layer and is configured to control the MEMS device.

摘要翻译： 集成电路包括绝缘体上硅（SOI）衬底，其包括位于顶侧硅层和底侧硅层之间的掩埋氧化物层。 微机电系统（MEMS）器件集成到顶侧硅层中。 半导体层形成在底侧硅层的上方。 控制电路被集成到半导体层中并且被配置为控制MEMS器件。

公开(公告)号：US20090213642A1

公开(公告)日：2009-08-27

申请号：US12036518

申请日：2008-02-25

申请人： Wolfgang Raberg ,  Ulrich Klostermann

发明人： Wolfgang Raberg ,  Ulrich Klostermann

IPC分类号： G11C11/16 ,  G11C11/22 ,  H01L21/8239

CPC分类号： H01L27/222 ,  G11C11/1673 ,  G11C11/1675 ,  H01L43/08

摘要： According to an embodiment, an integrated circuit includes a magneto-resistive memory cell. The magneto-resistive memory cell includes: a first ferromagnetic layer; a second ferromagnetic layer; and a nonmagnetic layer being disposed between the first ferromagnetic layer and the second ferromagnetic layer. The integrated circuit further includes a programming circuit configured to route a programming current through the magneto-resistive memory cell, wherein the programming current programs the magnetizations of the first ferromagnetic layer and of the second ferromagnetic layer by spin induced switching effects.

摘要翻译： 根据实施例，集成电路包括磁阻存储单元。 磁阻存储单元包括：第一铁磁层; 第二铁磁层; 并且非磁性层设置在第一铁磁层和第二铁磁层之间。 集成电路还包括编程电路，其被配置为将编程电流路由到磁阻存储器单元，其中编程电流通过自旋感应开关效应对第一铁磁层和第二铁磁层的磁化进行编程。

公开(公告)号：US20090179286A1

公开(公告)日：2009-07-16

申请号：US12013174

申请日：2008-01-11

申请人： Florian Schoen ,  Wolfgang Raberg ,  Bernhard Winkler ,  Werner Weber

发明人： Florian Schoen ,  Wolfgang Raberg ,  Bernhard Winkler ,  Werner Weber

IPC分类号： H01L29/84 ,  H01L21/00

CPC分类号： B81C1/00182 ,  B81B2201/0271 ,  H01L41/0933 ,  Y10S977/732

摘要： Micro-electromechanical system (MEMS) devices and methods of manufacture thereof are disclosed. In one embodiment, a MEMS device includes a first semiconductive material and at least one trench disposed in the first semiconductive material, the at least one trench having a sidewall. An insulating material layer is disposed over an upper portion of the sidewall of the at least one trench in the first semiconductive material and over a portion of a top surface of the first semiconductive material proximate the sidewall. A second semiconductive material or a conductive material is disposed within the at least one trench and at least over the insulating material layer disposed over the portion of the top surface of the first semiconductive material proximate the sidewall.

摘要翻译： 公开了微机电系统（MEMS）装置及其制造方法。 在一个实施例中，MEMS器件包括第一半导体材料和设置在第一半导体材料中的至少一个沟槽，所述至少一个沟槽具有侧壁。 绝缘材料层设置在第一半导体材料中的至少一个沟槽的侧壁的上部上方，以及靠近侧壁的第一半导体材料的顶表面的一部分之上。 第二半导体材料或导电材料设置在至少一个沟槽内，并且至少在绝缘材料层的上方设置在靠近侧壁的第一半导体材料的顶表面的部分之上。

公开(公告)号：US20090103351A1

公开(公告)日：2009-04-23

申请号：US11877558

申请日：2007-10-23

申请人： Cay-Uwe Pinnow ,  Wolfgang Raberg ,  Faiz Dahmani

发明人： Cay-Uwe Pinnow ,  Wolfgang Raberg ,  Faiz Dahmani

IPC分类号： G11C11/24 ,  H01G9/00

CPC分类号： H01G9/025 ,  G11C13/0011 ,  G11C2213/51 ,  G11C2213/52 ,  G11C2213/71 ,  H01G9/15 ,  H01L27/24 ,  H01L45/085 ,  H01L45/1266 ,  H01L45/141 ,  H01L45/142 ,  H01L45/143 ,  H01L45/146 ,  H01L45/1625 ,  H01L45/1641 ,  H01L45/1675

摘要： According to one embodiment of the present invention, an integrated circuit includes at least one memory device including: a reactive electrode layer, an inert electrode layer, and a solid electrolyte layer being disposed between the reactive electrode layer and the inert electrode layer; at least one interface layer being disposed between the solid electrolyte layer and the reactive electrode layer and/or between the solid electrolyte layer and the inert electrode layer. The material parameters of the at least one interface layer are chosen such that a crystallization of the solid electrolyte layer is at least partially suppressed.

摘要翻译： 根据本发明的一个实施例，集成电路包括至少一个存储器件，包括：反应电极层，惰性电极层和固体电解质层，设置在反应电极层和惰性电极层之间; 至少一个界面层设置在固体电解质层和反应性电极层之间和/或固体电解质层和惰性电极层之间。 选择至少一个界面层的材料参数，使得至少部分地抑制固体电解质层的结晶。

公开(公告)号：US20080203386A1

公开(公告)日：2008-08-28

申请号：US11712217

申请日：2007-02-28

申请人： Ulrich Klostermann ,  Wolfgang Raberg ,  Guenter Schmid ,  Michael Sebald

发明人： Ulrich Klostermann ,  Wolfgang Raberg ,  Guenter Schmid ,  Michael Sebald

IPC分类号： H01L21/033 ,  G03C5/16

CPC分类号： H01L21/0271 ,  G03F7/2041 ,  H01L21/0277 ,  H01L21/0332 ,  H01L21/3081 ,  H01L21/32139

摘要： A first embodiment discloses a method of forming a patterned resist layer for patterning a substrate. A resist layer is formed on or above a substrate. An inorganic layer is formed on the resist layer. The resist layer covered with the inorganic layer is lithographically exposed. The resist layer covered with the inorganic layer is patterned by etching, thereby forming a patterned resist layer.

摘要翻译： 第一实施例公开了一种形成用于图案化衬底的图案化抗蚀剂层的方法。 在基板上或上方形成抗蚀剂层。 在抗蚀剂层上形成无机层。 用无机层覆盖的抗蚀剂层被光刻曝光。 用无机层覆盖的抗蚀剂层通过蚀刻进行图案化，从而形成图案化的抗蚀剂层。

公开(公告)号：US20080006810A1

公开(公告)日：2008-01-10

申请号：US11483264

申请日：2006-07-06

申请人： Chanro Park ,  Wolfgang Raberg ,  Ulrich Klostermann

发明人： Chanro Park ,  Wolfgang Raberg ,  Ulrich Klostermann

IPC分类号： H01L47/00 ,  H01L21/76

CPC分类号： H01L45/142 ,  H01L27/2436 ,  H01L27/2463 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/146 ,  H01L45/1675

摘要： A solid state electrolyte memory structure includes a solid state electrolyte layer, a metal layer on the solid state electrolyte layer, and an etch stop layer on the metal layer.

公开(公告)号：US07149105B2

公开(公告)日：2006-12-12

申请号：US10785913

申请日：2004-02-24

申请人： Stephen L. Brown ,  Arunava Gupta ,  Ulrich Klostermann ,  Stuart Stephen Papworth Parkin ,  Wolfgang Raberg ,  Mahesh Samant

发明人： Stephen L. Brown ,  Arunava Gupta ,  Ulrich Klostermann ,  Stuart Stephen Papworth Parkin ,  Wolfgang Raberg ,  Mahesh Samant

IPC分类号： G11C11/00 ,  H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113

CPC分类号： H01L43/08 ,  G11C11/15

摘要： Methods of manufacturing MTJ memory cells and structures thereof. A diffusion barrier is disposed between an anti-ferromagnetic layer and a pinned layer of an MTJ memory cell to improve thermal stability of the MTJ memory cell. The diffusion barrier may comprise an amorphous material or a NiFe alloy. An amorphous material may be disposed adjacent a bottom surface of a tunnel junction, within a free layer, or both. An MTJ memory cell with improved thermal stability and decreased Neel coupling is achieved.

摘要翻译： 制造MTJ记忆单元的方法及其结构。 在反铁磁层和MTJ存储单元的被钉扎层之间设置扩散阻挡层，以改善MTJ存储单元的热稳定性。 扩散阻挡层可以包括无定形材料或NiFe合金。 无定形材料可以设置在隧道结的底表面附近，在自由层内或两者之间。 实现了具有改进的热稳定性和降低的Neel耦合的MTJ存储单元。

公开(公告)号：US06985384B2

公开(公告)日：2006-01-10

申请号：US10261709

申请日：2002-10-01

申请人： Gregory Costrini ,  John Hummel ,  Kia-Seng Low ,  Igor Kasko ,  Frank Findeis ,  Wolfgang Raberg

发明人： Gregory Costrini ,  John Hummel ,  Kia-Seng Low ,  Igor Kasko ,  Frank Findeis ,  Wolfgang Raberg

IPC分类号： G11C11/18

CPC分类号： H01L43/12

摘要： A magneto resistive memory device is fabricated by etching a blanket metal stack comprised of a buffer layer, pinned magnetic layer, a tunnel barrier layer and a free magnetic layer. The problem of junction shorting from resputtered metal during the etching process is eliminated by formation of a protective spacer covering the side of the freelayer and tunnel barrier interface. The spacer is formed following the first etch through the free layer which stops on the barrier layer. After spacer formation a second etch is made to isolate the device. The patterning of the device tunnel junction is made using a disposable mandrel method that enables a self-aligned contact to be made following the completion of the device patterning process.

摘要翻译： 通过蚀刻由缓冲层，钉扎磁性层，隧道势垒层和自由磁性层组成的覆盖金属堆叠来制造磁阻存储器件。 通过形成覆盖自由层和隧道屏障界面侧面的保护性间隔物，消除了在蚀刻过程期间与溅射金属接合短路的问题。 在通过在阻挡层上停止的自由层的第一次蚀刻之后形成间隔物。 在间隔物形成之后，进行第二次蚀刻以隔离该装置。 器件隧道结的图案化使用一次性心轴方法制造，其能够在器件图案化工艺完成之后进行自对准接触。

公开(公告)号：US20050277206A1

公开(公告)日：2005-12-15

申请号：US10709999

申请日：2004-06-11

申请人： Michael Gaidis ,  David Abraham ,  Stephen Brown ,  Arunava Gupta ,  Chanro Park ,  Wolfgang Raberg

发明人： Michael Gaidis ,  David Abraham ,  Stephen Brown ,  Arunava Gupta ,  Chanro Park ,  Wolfgang Raberg

IPC分类号： G11C11/14 ,  G11C11/16 ,  H01L27/22 ,  H01L43/12

CPC分类号： G11C11/16 ,  H01L27/222 ,  H01L43/12

摘要： A method of patterning a magnetic tunnel junction (MTJ) stack is provided. According to such method, an MTJ stack is formed having a free layer, a pinned layer and a tunnel barrier layer disposed between the free layer and the pinned layer. A first area of the MTJ stack is masked while the free layer of the MTJ is exposed in a second area. The free layer is then rendered electrically and magnetically inactive in the second area.

摘要翻译： 提供了一种图案化磁性隧道结（MTJ）堆叠的方法。 根据这种方法，形成具有自由层，钉扎层和设置在自由层和被钉扎层之间的隧道势垒层的MTJ堆叠。 MTJ堆叠的第一区域被屏蔽，而MTJ的自由层在第二区域中被暴露。 然后，自由层在第二区域中被电气地且磁性地不起作用。

公开(公告)号：US20050185454A1

公开(公告)日：2005-08-25

申请号：US10785913

申请日：2004-02-24

申请人： Stephen Brown ,  Arunava Gupta ,  Ulrich Klostermann ,  Stuart Papworth Parkin ,  Wolfgang Raberg ,  Mahesh Samant

发明人： Stephen Brown ,  Arunava Gupta ,  Ulrich Klostermann ,  Stuart Papworth Parkin ,  Wolfgang Raberg ,  Mahesh Samant

IPC分类号： G11C11/00 ,  G11C11/02 ,  G11C11/15 ,  H01L27/22

CPC分类号： H01L43/08 ,  G11C11/15

摘要： Methods of manufacturing MTJ memory cells and structures thereof. A diffusion barrier is disposed between an anti-ferromagnetic layer and a pinned layer of an MTJ memory cell to improve thermal stability of the MTJ memory cell. The diffusion barrier may comprise an amorphous material or a NiFe alloy. An amorphous material may be disposed adjacent a bottom surface of a tunnel junction, within a free layer, or both. An MTJ memory cell with improved thermal stability and decreased Neel coupling is achieved.

摘要翻译： 制造MTJ记忆单元的方法及其结构。 在反铁磁层和MTJ存储单元的被钉扎层之间设置扩散阻挡层，以改善MTJ存储单元的热稳定性。 扩散阻挡层可以包括无定形材料或NiFe合金。 无定形材料可以设置在隧道结的底表面附近，在自由层内或两者之间。 实现了具有改进的热稳定性和降低的Neel耦合的MTJ存储单元。