公开(公告)号：US20050104091A1

公开(公告)日：2005-05-19

申请号：US10699887

申请日：2003-11-04

申请人： Cyrus Tabery ,  Shibly Ahmed ,  Matthew Buynoski ,  Srikanteswara Dakshina-Murthy ,  Zoran Krivokapic ,  Haihong Wang ,  Chih-Yuh Yang ,  Bin Yu

发明人： Cyrus Tabery ,  Shibly Ahmed ,  Matthew Buynoski ,  Srikanteswara Dakshina-Murthy ,  Zoran Krivokapic ,  Haihong Wang ,  Chih-Yuh Yang ,  Bin Yu

IPC分类号： H01L21/336 ,  H01L29/786 ,  H01L29/745

CPC分类号： H01L29/785 ,  H01L29/66818 ,  H01L29/7842

摘要： A method for forming a metal-oxide semiconductor field-effect transistor (MOSFET) includes patterning a fin area, a source region, and a drain region on a substrate, forming a fin in the fin area, and forming a mask in the fin area. The method further includes etching the mask to expose a channel area of the MOSFET, etching the fin to thin a width of the fin in the channel area, forming a gate over the fin, and forming contacts to the gate, the source region, and the drain region.

摘要翻译： 一种形成金属氧化物半导体场效应晶体管（MOSFET）的方法包括在衬底上构图翅片区域，源极区域和漏极区域，在翅片区域中形成鳍片，并在鳍片区域中形成掩模 。 该方法还包括蚀刻掩模以暴露MOSFET的沟道区域，蚀刻鳍以在沟道区域中减薄翅片的宽度，在鳍上方形成栅极，以及形成与栅极，源区和 漏极区域。

公开(公告)号：US06884733B1

公开(公告)日：2005-04-26

申请号：US10215173

申请日：2002-08-08

申请人： Srikanteswara Dakshina-Murthy ,  Scott A. Bell ,  David E. Brown ,  Philip A. Fisher

发明人： Srikanteswara Dakshina-Murthy ,  Scott A. Bell ,  David E. Brown ,  Philip A. Fisher

IPC分类号： H01L21/033 ,  H01L21/28 ,  H01L21/3213 ,  H01L21/302

CPC分类号： H01L21/32139 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/28123

摘要： A method of producing an integrated circuit eliminates the need to re-oxidize polysilicon gate conductors and lines prior to removal of a hard mask used to form the gate conductors. A layer of polysilicon is provided above a semiconductor substrate. The layer of polysilicon is then doped. A mask material comprising amorphous carbon is provided above the layer of polysilicon, and the layer of mask material is patterned to form a mask. A portion of the layer of polysilicon is removed according to the mask, and the mask is removed.

摘要翻译： 制造集成电路的方法消除了在去除用于形成栅极导体的硬掩模之前再次氧化多晶硅栅极导体和线的需要。 在半导体衬底之上设置多晶硅层。 然后掺杂多晶硅层。 包含无定形碳的掩模材料设置在多晶硅层上方，并且掩模材料层被图案化以形成掩模。 根据掩模去除多晶硅层的一部分，并且去除掩模。

公开(公告)号：US06835618B1

公开(公告)日：2004-12-28

申请号：US10633499

申请日：2003-08-05

申请人： Srikanteswara Dakshina-Murthy ,  Chih-Yuh Yang ,  Bin Yu

发明人： Srikanteswara Dakshina-Murthy ,  Chih-Yuh Yang ,  Bin Yu

IPC分类号： H01L218242

CPC分类号： H01L29/785 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/1054 ,  H01L29/66795 ,  H01L29/78687

摘要： A method of forming a fin for a fin field effect transistor (FinFET) includes defining a trench in a layer of first material, where a width of an opening of the trench is substantially smaller than a thickness of the layer. The method further includes growing a second material in the trench to form the fin and removing the layer of first material.

摘要翻译： 形成鳍状场效应晶体管（FinFET）的鳍片的方法包括在第一材料层中限定沟槽，其中沟槽的开口的宽度基本上小于该层的厚度。 该方法还包括在沟槽中生长第二材料以形成翅片并去除第一材料层。

公开(公告)号：US06803631B2

公开(公告)日：2004-10-12

申请号：US10349042

申请日：2003-01-23

申请人： Srikanteswara Dakshina-Murthy ,  Judy Xilin An ,  Zoran Krivokapic ,  Haihong Wang ,  Bin Yu

发明人： Srikanteswara Dakshina-Murthy ,  Judy Xilin An ,  Zoran Krivokapic ,  Haihong Wang ,  Bin Yu

IPC分类号： H01L2701

CPC分类号： H01L29/785 ,  H01L29/1054 ,  H01L29/4908 ,  H01L29/66795 ,  H01L29/78654 ,  H01L29/78687

摘要： A semiconductor structure includes a fin and a layer formed on the fin. The fin includes a first crystalline material having a rectangular cross section and a number of surfaces. The layer is formed on the surfaces and includes a second crystalline material. The first crystalline material has a different lattice constant than the second crystalline material to induce tensile strain within the first layer.

摘要翻译： 半导体结构包括翅片和形成在翅片上的层。 翅片包括具有矩形横截面和多个表面的第一结晶材料。 该层形成在表面上并且包括第二结晶材料。 第一结晶材料具有与第二结晶材料不同的晶格常数，以在第一层内引起拉伸应变。

公开(公告)号：US06797552B1

公开(公告)日：2004-09-28

申请号：US10299434

申请日：2002-11-19

申请人： Mark S. Chang ,  Douglas J. Bonser ,  Marina V. Plat ,  Chih Yuh Yang ,  Scott A. Bell ,  Srikanteswara Dakshina-Murthy

发明人： Mark S. Chang ,  Douglas J. Bonser ,  Marina V. Plat ,  Chih Yuh Yang ,  Scott A. Bell ,  Srikanteswara Dakshina-Murthy

IPC分类号： H01L21336

CPC分类号： H01L21/823456 ,  H01L21/0332 ,  H01L21/31138 ,  H01L21/32137 ,  H01L21/32139

摘要： A layer of material is patterned anisotropically using a bi-layer hardmask structure. Residual photoresist from a photoresist mask used to pattern an upper layer of the bi-layer hardmask is removed prior to patterning of the polysilicon layer. Passivation agents are later introduced from an external source during patterning of the layer of material. This provides a substantially uniform supply of passivation agents to all parts of the layer of material as it is being etched, rather than relying on the generation of passivation agents from consumption of photoresist during etching, which can produce local non-uniformities of passivation agent availability owing to differences in photoresist thickness remaining on different sized features.

摘要翻译： 使用双层硬掩模结构各向异性地图案化材料层。 在用于图案化双层硬掩模的上层的光致抗蚀剂掩模的残余光致抗蚀剂在图案化多晶硅层之前被去除。 在图案化材料层之后，钝化剂随后从外部源引入。 这提供了当被蚀刻时材料层的所有部分基本上均匀地供应钝化剂，而不是依赖于在蚀刻期间消除光致抗蚀剂的钝化剂的产生，这可以产生钝化剂可用性的局部不均匀性 由于在不同尺寸的特征上残留的光刻胶厚度的差异。

公开(公告)号：US06787854B1

公开(公告)日：2004-09-07

申请号：US10385753

申请日：2003-03-12

申请人： Chih-Yuh Yang ,  Shibly S. Ahmed ,  Srikanteswara Dakshina-Murthy ,  Cyrus E. Tabery ,  Haihong Wang ,  Bin Yu

发明人： Chih-Yuh Yang ,  Shibly S. Ahmed ,  Srikanteswara Dakshina-Murthy ,  Cyrus E. Tabery ,  Haihong Wang ,  Bin Yu

IPC分类号： H01L218238

CPC分类号： H01L29/7853 ,  H01L29/66818

摘要： A method for forming a fin structure on a silicon-on-insulator (SOI) wafer that includes a silicon layer on an insulating layer that is formed over a semiconductor substrate includes etching the silicon layer using a first etch procedure, etching, following the first etch procedure, the silicon layer using a second etch procedure, and etching, following the second etch procedure, the silicon layer using a third etch procedure to form a T-shaped fin structure.

摘要翻译： 一种在绝缘体上硅（SOI）晶片上形成翅片结构的方法，包括在半导体衬底上形成的绝缘层上的硅层，包括使用第一蚀刻步骤蚀刻硅层，然后蚀刻第一 蚀刻步骤，使用第二蚀刻步骤的硅层，以及在第二蚀刻程序之后，使用第三蚀刻工艺蚀刻硅层以形成T形翅片结构。

公开(公告)号：US06444513B1

公开(公告)日：2002-09-03

申请号：US09810348

申请日：2001-03-19

申请人： Paul R. Besser ,  Srikanteswara Dakshina-Murthy

发明人： Paul R. Besser ,  Srikanteswara Dakshina-Murthy

IPC分类号： H01L218238

CPC分类号： H01L29/4966 ,  H01L21/28088 ,  Y10S438/947 ,  Y10S438/949

摘要： A metal gate structure and method of forming the same introduces metal impurities into a first metal layer, made of TiN, for example. The impurities create a surface region of greater etch selectivity that prevents overetching of the TiN during the etching of an overlying tungsten gate during the formation of the metal gate structure. The prevention of the overetching of the TiN protects the gate oxide from undesirable degradation. The provision of aluminum or tantalum as the metal impurities provides adequate etch stopping capability and does not undesirably affect the work function of the TiN.

摘要翻译： 金属栅结构及其形成方法将金属杂质引入例如由TiN制成的第一金属层中。 这些杂质产生更大的蚀刻选择性的表面区域，其防止了在形成金属栅极结构期间在覆盖钨栅的蚀刻过程中TiN的过蚀刻。 防止TiN的过蚀刻保护栅极氧化物免受不希望的退化。 提供铝或钽作为金属杂质提供了足够的蚀刻停止能力，并且不会不希望地影响TiN的功函数。

公开(公告)号：US06406993B1

公开(公告)日：2002-06-18

申请号：US09523439

申请日：2000-03-10

申请人： Srikanteswara Dakshina-Murthy ,  Paul R. Besser ,  Jonathan B. Smith ,  Eric M. Apelgren ,  Christian Zistl ,  Jeremy I. Martin ,  Lie Larry Zhao ,  Nicholas J. Kepler

发明人： Srikanteswara Dakshina-Murthy ,  Paul R. Besser ,  Jonathan B. Smith ,  Eric M. Apelgren ,  Christian Zistl ,  Jeremy I. Martin ,  Lie Larry Zhao ,  Nicholas J. Kepler

IPC分类号： H01L214763

CPC分类号： H01L21/76816 ,  H01L21/76831

摘要： The present invention is directed to a method of forming semiconductor devices. In one illustrative embodiment, the method comprises forming a layer of dielectric material, forming a hard mask layer above the layer of dielectric material, and forming an opening in the hard mask layer. The method further comprises forming a sidewall spacer in the opening in the hard mask layer that defines a reduced opening, forming an opening in the layer of dielectric material below the reduced opening, and forming a conductive interconnection in the opening in the dielectric layer.

摘要翻译： 本发明涉及一种形成半导体器件的方法。 在一个说明性实施例中，该方法包括形成电介质材料层，在介电材料层之上形成硬掩模层，并在硬掩模层中形成开口。 所述方法还包括在所述硬掩模层中的所述开口中形成侧壁间隔物，所述开口限定缩小的开口，在所述还原开口下方的介电材料层中形成开口，以及在所述电介质层的所述开口中形成导电互连。

公开(公告)号：US06406950B1

公开(公告)日：2002-06-18

申请号：US09732125

申请日：2000-12-07

申请人： Srikanteswara Dakshina-Murthy

发明人： Srikanteswara Dakshina-Murthy

IPC分类号： H01L21338

CPC分类号： H01L29/6659 ,  H01L21/2652 ,  H01L21/28123 ,  H01L21/823437 ,  H01L29/66545

摘要： Various methods of fabricating circuit devices incorporating a gate stack are disclosed. In one aspect, a method of fabricating a circuit device on a substrate is provided that includes forming a first insulating film on the substrate and etching the first insulating film to define a temporary gate structure. A second insulating film is formed on the substrate adjacent to the temporary gate structure. The temporary gate structure is removed to leave an opening extending to the substrate. A gate stack is formed in the opening. The process of the present invention provides for metal gate definition with sub-lithographic limit critical dimensions.

摘要翻译： 公开了制造并入门叠层的电路装置的各种方法。 一方面，提供一种在基板上制造电路器件的方法，其包括在衬底上形成第一绝缘膜并蚀刻第一绝缘膜以限定临时栅极结构。 在与临时栅极结构相邻的衬底上形成第二绝缘膜。 去除临时栅极结构以留下延伸到基板的开口。 在开口中形成栅极叠层。 本发明的方法提供具有亚光刻极限关键尺寸的金属栅极定义。

公开(公告)号：US20120007221A1

公开(公告)日：2012-01-12

申请号：US13241810

申请日：2011-09-23

申请人： Richard J. Huang ,  Scott A. Bell ,  Srikanteswara Dakshina-Murthy ,  Philip A. Fisher ,  Richard C. Nguyen ,  Cyrus E. Tabery ,  Lu You

发明人： Richard J. Huang ,  Scott A. Bell ,  Srikanteswara Dakshina-Murthy ,  Philip A. Fisher ,  Richard C. Nguyen ,  Cyrus E. Tabery ,  Lu You

IPC分类号： H01L29/66 ,  C23F1/00

CPC分类号： H01L21/28123 ,  H01L21/0332 ,  H01L21/28035 ,  H01L21/32139 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of forming an integrated circuit includes providing a buffer layer comprising a dielectric material above a layer of conductive material and providing a layer of mask material above the buffer layer. The mask material comprises amorphous carbon. The method also includes removing a portion of the buffer layer and the layer of mask material to form a mask. A feature is formed in the layer of conductive material according to the mask.

摘要翻译： 形成集成电路的方法包括在导电材料层之上提供包括电介质材料的缓冲层，并在缓冲层上方提供一层掩模材料。 掩模材料包括无定形碳。 该方法还包括去除缓冲层的一部分和掩模材料层以形成掩模。 根据掩模在导电材料层中形成特征。