公开(公告)号：US07338888B2

公开(公告)日：2008-03-04

申请号：US10810759

申请日：2004-03-26

申请人： Jiong-Ping Lu ,  Haowen Bu ,  Shaofeng Yu ,  Ping Jiang

发明人： Jiong-Ping Lu ,  Haowen Bu ,  Shaofeng Yu ,  Ping Jiang

IPC分类号： H01L21/28 ,  H01L21/44 ,  H01L21/76 ,  H01L21/4763

CPC分类号： H01L29/66507 ,  H01L21/28097 ,  H01L29/4975 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： The present invention provides a method for manufacturing a semiconductor device and a method for manufacturing an integrated circuit including the semiconductor device. The method for manufacturing the semiconductor device (100), among other possible steps, includes forming a polysilicon gate electrode over a substrate (110) and forming source/drain regions (170) in the substrate (110) proximate the polysilicon gate electrode. The method further includes forming a blocking layer (180) over the source/drain regions (170), the blocking layer (180) comprising a metal silicide, and siliciding the polysilicon gate electrode to form a silicided gate electrode (150).

摘要翻译： 本发明提供一种制造半导体器件的方法及其制造方法，该集成电路包括该半导体器件。 除了其他可能的步骤之外，用于制造半导体器件（100）的方法包括在衬底（110）上形成多晶硅栅电极，并在靠近多晶硅栅电极的衬底（110）中形成源/漏区（170）。 该方法还包括在源极/漏极区域（170）上形成阻挡层（180），阻挡层（180）包括金属硅化物，并硅化多晶硅栅电极以形成硅化物栅电极（150）。

公开(公告)号：US20070287258A1

公开(公告)日：2007-12-13

申请号：US11422952

申请日：2006-06-08

申请人： Jong Shik Yoon ,  Amitava Chatterjee ,  Haowen Bu

发明人： Jong Shik Yoon ,  Amitava Chatterjee ,  Haowen Bu

IPC分类号： H01L21/336

CPC分类号： H01L29/6656 ,  H01L21/2652 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6659

摘要： A method of manufacturing a semiconductor device comprising removing a first oxide layer deposited over a semiconductor substrate, thereby exposing source and drain regions of the substrate. The first oxide layer is configured as an etch-stop for forming silicon nitride sidewall spacers of a gate structure located adjacent to the source and drain regions. The method further comprises depositing a second oxide layer selectively on the exposed source and drain regions and then removing lateral segments of the silicon nitride sidewall spacers.

摘要翻译： 一种制造半导体器件的方法，包括去除沉积在半导体衬底上的第一氧化物层，从而暴露衬底的源极和漏极区域。 第一氧化物层被配置为用于形成邻近源极和漏极区的栅极结构的氮化硅侧壁间隔物的蚀刻停止。 该方法还包括在暴露的源极和漏极区上选择性地沉积第二氧化物层，然后去除氮化硅侧壁间隔物的侧向部分。

公开(公告)号：US20070128806A1

公开(公告)日：2007-06-07

申请号：US11670192

申请日：2007-02-01

申请人： Haowen Bu ,  Rajesh Khamankar ,  Douglas Grider

发明人： Haowen Bu ,  Rajesh Khamankar ,  Douglas Grider

IPC分类号： H01L21/336

CPC分类号： H01L29/7842 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/78 ,  H01L29/7843 ,  Y10S438/954

摘要： A silicon nitrate layer (110) is formed over a transistor gate (40) and source and drain regions (70). The as-formed silicon nitride layer (110) comprises a first tensile stress and a high hydrogen concentration. The as-formed silicon nitride layer (110) is thermally annealed converting the first tensile stress into a second tensile stress that is larger than the first tensile stress. Following the thermal anneal, the hydrogen concentration in the silicon nitride layer (110) is greater than 12 atomic percent.

摘要翻译： 在晶体管栅极（40）和源极和漏极区域（70）之上形成硝酸氧化物层（110）。 所形成的氮化硅层（110）包括第一拉伸应力和高氢浓度。 将所形成的氮化硅层（110）进行热退火，将第一拉伸应力转换成大于第一拉伸应力的第二拉伸应力。 在热退火之后，氮化硅层（110）中的氢浓度大于12原子％。

公开(公告)号：US20070004156A1

公开(公告)日：2007-01-04

申请号：US11173088

申请日：2005-07-01

申请人： Richard P. Rouse ,  Shashank S. Ekbote ,  Haowen Bu

发明人： Richard P. Rouse ,  Shashank S. Ekbote ,  Haowen Bu

IPC分类号： H01L21/336

CPC分类号： H01L21/823468 ,  H01L21/3185 ,  H01L21/324 ,  H01L21/823412 ,  H01L21/823807 ,  H01L21/823864 ,  H01L29/4983 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7843

摘要： The present invention provides a method for manufacturing a semiconductor device, a semiconductor device, and a method for manufacturing an integrated circuit including a semiconductor device. The method for manufacturing the semiconductor device, without limitation, may include providing a gate dielectric layer (413, 423) and a gate electrode layer (418, 428) over a substrate (310), and forming a gate sidewall spacer (610, 630) along one or more sidewalls of the gate dielectric layer (413, 423) and the gate electrode layer (418, 428) using a plasma enhanced chemical vapor deposition process, and forming different hydrogen concentration in NMOS and PMOS sidewall spacers (610, 630) using a local hydrogen treatment (LHT) method.

摘要翻译： 本发明提供一种制造半导体器件的方法，半导体器件以及包括半导体器件的集成电路的制造方法。 制造半导体器件的方法，但不限于，可以包括在衬底（310）上方提供栅极电介质层（413,423）和栅极电极层（418,428），并且形成栅极侧壁间隔物 ），使用等离子体增强化学气相沉积工艺在栅极电介质层（413,423）和栅极电极层（418,428）的一个或多个侧壁上形成，并且在NMOS和PMOS侧壁间隔物（610,630）中形成不同的氢浓度 ）使用局部氢处理（LHT）方法。

公开(公告)号：US07148143B2

公开(公告)日：2006-12-12

申请号：US10808168

申请日：2004-03-24

申请人： Haowen Bu ,  Jiong-Ping Lu ,  Shaofeng Yu ,  Ping Jiang ,  Clint Montgomery

发明人： Haowen Bu ,  Jiong-Ping Lu ,  Shaofeng Yu ,  Ping Jiang ,  Clint Montgomery

IPC分类号： H01L21/44 ,  H01L21/4763 ,  H01L21/461 ,  H01L21/302

CPC分类号： H01L29/66507 ,  H01L21/28097 ,  H01L21/823835 ,  H01L21/823864 ,  H01L29/4975 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： The present invention provides a semiconductor device, a method of manufacture therefor, and a method for manufacturing an integrated circuit. The semiconductor device (100), among other possible elements, includes a silicided gate electrode (150) located over a substrate (110), the silicided gate electrode (150) having gate sidewall spacers (160) located on sidewalls thereof. The semiconductor device (100) further includes source/drain regions (170) located in the substrate (110) proximate the silicided gate electrode (150), and silicided source/drain regions (180) located in the source/drain regions (170) and at least partially under the gate sidewall spacers (160).

摘要翻译： 本发明提供一种半导体器件及其制造方法以及集成电路的制造方法。 除了其它可能的元件之外，半导体器件（100）包括位于衬底（110）上方的硅化栅电极（150），硅化栅电极（150）具有位于其侧壁上的栅极侧壁间隔物（160）。 半导体器件（100）还包括位于靠近硅化物栅电极（150）的衬底（110）中的源/漏区（170）和位于源/漏区（170）中的硅化源/漏区（180） 并且至少部分地在栅极侧壁间隔件（160）下方。

公开(公告)号：US07135361B2

公开(公告)日：2006-11-14

申请号：US10734708

申请日：2003-12-11

申请人： Mark R. Visokay ,  Luigi Colombo ,  James J. Chambers ,  Antonio L. P. Rotondaro ,  Haowen Bu

发明人： Mark R. Visokay ,  Luigi Colombo ,  James J. Chambers ,  Antonio L. P. Rotondaro ,  Haowen Bu

IPC分类号： H01L21/336

CPC分类号： H01L21/28185 ,  H01L21/02148 ,  H01L21/02271 ,  H01L21/02332 ,  H01L21/02337 ,  H01L21/0234 ,  H01L21/28202 ,  H01L21/3144 ,  H01L21/3162 ,  H01L21/31637 ,  H01L21/31641 ,  H01L21/31645 ,  H01L21/31691 ,  H01L29/517 ,  H01L29/518

摘要： Methods are disclosed for treating deposited gate dielectric materials, in which the deposited dielectric is subjected to one or more non-oxidizing anneals to densify the material, one or more oxidizing anneals to mitigate material defects, and to a nitridation process to introduce nitrogen into the gate dielectric. The annealing may be performed before and/or after the nitridation to mitigate deposition and/or nitridation defects and to densify the material while mitigating formation of unwanted low dielectric constant oxides at the interface between the gate dielectric and the semiconductor substrate.

摘要翻译： 公开了用于处理沉积的栅极电介质材料的方法，其中沉积的电介质经受一个或多个非氧化退火以致密化材料，一个或多个氧化退火以减轻材料缺陷，以及氮化过程以将氮引入 栅电介质。 可以在氮化之前和/或之后进行退火以减轻沉积和/或氮化缺陷并致密材料，同时减轻在栅极电介质和半导体衬底之间的界面处形成不想要的低介电常数氧化物。

公开(公告)号：US20060216882A1

公开(公告)日：2006-09-28

申请号：US11421084

申请日：2006-05-31

申请人： Yuanning Chen ,  Haowen Bu ,  Kaiping Liu

发明人： Yuanning Chen ,  Haowen Bu ,  Kaiping Liu

IPC分类号： H01L21/8238 ,  H01L21/31 ,  H01L21/469

CPC分类号： H01L29/6656 ,  H01L21/823864 ,  H01L29/66598 ,  H01L29/7833

摘要： A complementary metal oxide semiconductor (CMOS) device has a substrate 100, a gate structure 108 disposed atop the substrate, and spacers 250, deposited on opposite sides of the gate structure 108 to govern formation of deep source drain regions S, D in the substrate. Spacers 250 are formed of an oxynitride (SiOxNyCz) wherein x and y are non-zero but z may be zero or greater; such oxynitride spacers reduce parasitic capacitance, thus improving device performance. A method of fabricating a portion of a complementary metal oxide semiconductor (CMOS) device involves providing a substrate 100, forming a gate structure 108 over the substrate, depositing a first layer 104 atop the substrate on opposite sides of the gate structure to govern formation of deep source drain regions in the substrate, depositing an oxynitride (SiOxNyCz) layer 250 atop the first layer (in which x and y are non-zero but z may be zero or greater), depositing a second layer 112 atop the oxynitride layer, and depositing a nitride layer 114B atop the second layer.

摘要翻译： 互补金属氧化物半导体（CMOS）器件具有衬底100，设置在衬底顶部的栅极结构108和沉积在栅极结构108的相对侧上的间隔物250，以控制衬底中的深源极漏极区S，D的形成 。 间隔物250由氧氮化物（SiO x N y O z C z z）形成，其中x和y不为零，但z可以为零或 更大 这种氧氮化物间隔物减少寄生电容，从而提高器件性能。 制造互补金属氧化物半导体（CMOS）器件的一部分的方法包括提供衬底100，在衬底上形成栅极结构108，在栅极结构的相对侧上沉积衬底顶部的第一层104，以形成 在衬底中的深源极漏极区域，在第一层的顶部上沉积氧氮化物（SiO x N x N z C z z）层250（其中x 并且y不为零但z可以为零或更大），在氧氮化物层的顶部沉积第二层112，以及在第二层顶上沉积氮化物层114B。

公开(公告)号：US20060172481A1

公开(公告)日：2006-08-03

申请号：US11049275

申请日：2005-02-02

申请人： Ting Tsui ,  Satyavolu Papa Rao ,  Haowen Bu ,  Robert Kraft

发明人： Ting Tsui ,  Satyavolu Papa Rao ,  Haowen Bu ,  Robert Kraft

IPC分类号： H01L21/469 ,  H01L21/8238

CPC分类号： H01L21/76829 ,  H01L21/76825 ,  H01L21/823807 ,  H01L21/823828

摘要： The present invention facilitates semiconductor fabrication by providing methods of fabrication that selectively apply strain to multiple regions of a semiconductor device. A semiconductor device having one or more regions is provided (102). A strain inducing liner is formed over the semiconductor device (104). A selection mechanism, such as a layer of photoresist or UV reflective coating is applied to the semiconductor device to select a region (106). The selected region is treated with a stress altering treatment that alters a type and/or magnitude of stress produced by the selected region (108).

摘要翻译： 本发明通过提供选择性地将应变应用于半导体器件的多个区域的制造方法来促进半导体制造。 提供具有一个或多个区域的半导体器件（102）。 应变诱导衬垫形成在半导体器件（104）上。 将诸如光致抗蚀剂层或UV反射涂层的选择机构施加到半导体器件以选择区域（106）。 选择的区域用改变由选定区域（108）产生的应力的类型和/或大小的应力改变处理来处理。

公开(公告)号：US20060134844A1

公开(公告)日：2006-06-22

申请号：US11017469

申请日：2004-12-20

申请人： Jiong-Ping Lu ,  Shaofeng Yu ,  Haowen Bu ,  Lindsey Hall ,  Mark Visokay

发明人： Jiong-Ping Lu ,  Shaofeng Yu ,  Haowen Bu ,  Lindsey Hall ,  Mark Visokay

IPC分类号： H01L21/8238

CPC分类号： H01L21/823842 ,  H01L21/28097 ,  H01L21/28518 ,  H01L29/4975 ,  H01L29/51 ,  H01L29/6659 ,  H01L29/7833

摘要： A method for making PMOS and NMOS transistors 60, 70 on a semiconductor substrate 20 that includes having a gate protection layer 210 over the gate electrode layer 110 during the formation of source/drain silicides 120. The method may include implanting dopants into a gate polysilicon layer 115 before forming the protection layer 215.

摘要翻译： 一种用于在半导体衬底20上制造PMOS和NMOS晶体管60,70的方法，其包括在源/漏硅化物120形成期间在栅电极层110上方具有栅极保护层210。 该方法可以包括在形成保护层215之前将掺杂剂注入到栅极多晶硅层115中。

公开(公告)号：US20060121713A1

公开(公告)日：2006-06-08

申请号：US11007569

申请日：2004-12-08

申请人： Shaofeng Yu ,  Haowen Bu ,  Jiong-Ping Lu ,  Lindsey Hall

发明人： Shaofeng Yu ,  Haowen Bu ,  Jiong-Ping Lu ,  Lindsey Hall

IPC分类号： H01L21/4763 ,  H01L21/3205

CPC分类号： H01L29/66545 ,  H01L29/51 ,  H01L29/66507 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： The present invention provides a method for manufacturing a semiconductor device and a method for manufacturing an integrated circuit. The method for manufacturing the semiconductor device, among other steps, includes providing a capped polysilicon gate electrode (290) over a substrate (210), the capped polysilicon gate electrode (290) including a buffer layer (260) located between a polysilicon gate electrode layer (250) and a protective layer (270). The method further includes forming source/drain regions (710) in the substrate (210) proximate the capped polysilicon gate electrode (290), removing the protective layer (270) and the buffer layer (260), and siliciding the polysilicon gate electrode layer (250) to form a silicided gate electrode (1110).

摘要翻译： 本发明提供一种制造半导体器件的方法和集成电路的制造方法。 制造半导体器件的方法以及其他步骤包括在衬底（210）上提供封盖的多晶硅栅电极（290），封装的多晶硅栅电极（290）包括位于多晶硅栅电极 层（250）和保护层（270）。 该方法还包括在靠近封盖的多晶硅栅极（290）的基板（210）中形成源/漏区（710），去除保护层（270）和缓冲层（260），并且将多晶硅栅电极层 （250），以形成硅化物栅电极（1110）。