公开(公告)号：US08089744B1

公开(公告)日：2012-01-03

申请号：US11211060

申请日：2005-08-24

申请人： Irfan Rahim ,  Cheng Hsiung Huang ,  Yow-Juang Bill Liu ,  Jeffrey T. Watt ,  Hugh Sung-Ki O

发明人： Irfan Rahim ,  Cheng Hsiung Huang ,  Yow-Juang Bill Liu ,  Jeffrey T. Watt ,  Hugh Sung-Ki O

IPC分类号： H02H3/22

CPC分类号： H01L27/0277

摘要： An integrated circuit (IC) includes a multiple-finger transistor structure. The multiple-finger transistor structure includes one transistor configured as a ballasted device. The multiple-finger transistor structure further includes a second transistor configured as a trigger device for the ballasted device.

摘要翻译： 集成电路（IC）包括多指晶体管结构。 多指晶体管结构包括被配置为镇流器件的一个晶体管。 多指晶体管结构还包括被配置为用于镇流器件的触发器件的第二晶体管。

公开(公告)号：US08081502B1

公开(公告)日：2011-12-20

申请号：US12345560

申请日：2008-12-29

申请人： Irfan Rahim ,  Jun Liu ,  Andy L. Lee ,  William Bradley Vest ,  Lu Zhou ,  Qi Xiang ,  Yanzhong Yu ,  Jeffrey Xiaoqi Tung ,  Albert Ratnakumar

发明人： Irfan Rahim ,  Jun Liu ,  Andy L. Lee ,  William Bradley Vest ,  Lu Zhou ,  Qi Xiang ,  Yanzhong Yu ,  Jeffrey Xiaoqi Tung ,  Albert Ratnakumar

IPC分类号： G11C11/00

CPC分类号： G11C11/412

摘要： An integrated circuit with memory elements is provided. The memory elements may have memory element transistors with body terminals. Body bias control circuitry may supply body bias voltages that strengthen or weaken memory element transistors to improve read and write margins. The body bias control circuitry may dynamically control body bias voltages so that time-varying body bias voltages are supplied to memory element transistors. Address transistors and latch transistors in the memory elements may be selectively strengthened and weakened. Process variations may be compensated by weakening fast transistors and strengthening slow transistors with body bias adjustments.

摘要翻译： 提供了一种具有存储元件的集成电路。 存储器元件可以具有带有主体端子的存储器元件晶体管。 体偏置控制电路可以提供加强或削弱存储元件晶体管的体偏置电压，以改善读和写余量。 体偏置控制电路可以动态地控制体偏置电压，从而将时变体偏置电压提供给存储元件晶体管。 存储元件中的地址晶体管和锁存晶体管可以被选择性地加强和削弱。 过程变化可以通过削弱快速晶体管和加强具有体偏置调整的慢晶体管来补偿。

公开(公告)号：US07800400B2

公开(公告)日：2010-09-21

申请号：US11653001

申请日：2007-01-12

申请人： Irfan Rahim ,  Andy L. Lee ,  Myron Wai Wong ,  William Bradley Vest ,  Jeffrey T. Watt

发明人： Irfan Rahim ,  Andy L. Lee ,  Myron Wai Wong ,  William Bradley Vest ,  Jeffrey T. Watt

IPC分类号： H03K19/173

CPC分类号： H03K19/1776 ,  G11C11/401 ,  G11C11/404 ,  G11C14/00 ,  H03K19/1778

摘要： Integrated circuits such as programmable logic device integrated circuits are provided that have configuration random-access memory elements. The configuration random-access memory elements are loaded with configuration data to customize programmable logic on the integrated circuits. Each memory element has a capacitor that stores data for that memory element. A pair of cross-coupled inverters are connected to the capacitor. The inverters ensure that the memory elements produce output control signals with voltages than range from one power supply rail to another. Each configuration random-access memory element may have a clear transistor. The capacitor may be formed in a dielectric layer that lies above the transistors of the inverters, the address transistor, and the clear transistor. The inverters may be powered with an elevated power supply voltage.

摘要翻译： 提供了诸如可编程逻辑器件集成电路的集成电路，其具有配置随机存取存储器元件。 配置随机存取存储器元件装载有配置数据以在集成电路上定制可编程逻辑。 每个存储器元件具有存储该存储器元件的数据的电容器。 一对交叉耦合的反相器连接到电容器。 逆变器确保存储元件产生的输出控制信号的电压低于从一个电源轨到另一个电源的范围。 每个配置随机存取存储器元件可以具有透明晶体管。 电容器可以形成在位于反相器，地址晶体管和透明晶体管的晶体管之上的电介质层中。 逆变器可以用升高的电源电压供电。

公开(公告)号：US07348827B2

公开(公告)日：2008-03-25

申请号：US10848953

申请日：2004-05-19

申请人： Irfan Rahim ,  Peter McElheny ,  Yow-Juang W. Liu ,  Bruce Pedersen

发明人： Irfan Rahim ,  Peter McElheny ,  Yow-Juang W. Liu ,  Bruce Pedersen

IPC分类号： G05F3/02

CPC分类号： H03K19/1731 ,  G06F17/5054 ,  H03K19/00369 ,  H03K2217/0018

摘要： A programmable logic device (PLD) includes mechanisms for adjusting or setting the body bias of one or more transistors. The PLD includes a body-bias generator. The body-bias generator is configured to set a body bias of one or more transistors within the programmable logic device. More specifically, the body-bias generator sets the body bias of the transistor(s) so as to trade off performance and power consumption of the transistor(s).

摘要翻译： 可编程逻辑器件（PLD）包括用于调整或设置一个或多个晶体管的体偏置的机构。 PLD包括体偏置发生器。 体偏置发生器被配置为设置可编程逻辑器件内的一个或多个晶体管的体偏置。 更具体地，体偏置发生器设置晶体管的体偏置，以便折衷晶体管的性能和功耗。

公开(公告)号：US20050258862A1

公开(公告)日：2005-11-24

申请号：US10848953

申请日：2004-05-19

申请人： Irfan Rahim ,  Peter McElheny ,  Yow-Juang Liu ,  Bruce Pedersen

发明人： Irfan Rahim ,  Peter McElheny ,  Yow-Juang Liu ,  Bruce Pedersen

IPC分类号： G06F17/50 ,  H03K19/00 ,  H03K19/003 ,  H03K19/173

CPC分类号： H03K19/1731 ,  G06F17/5054 ,  H03K19/00369 ,  H03K2217/0018

摘要： A programmable logic device (PLD) includes mechanisms for adjusting or setting the body bias of one or more transistors. The PLD includes a body-bias generator. The body-bias generator is configured to set a body bias of one or more transistors within the programmable logic device. More specifically, the body-bias generator sets the body bias of the transistor(s) so as to trade off performance and power consumption of the transistor(s).

摘要翻译： 可编程逻辑器件（PLD）包括用于调整或设置一个或多个晶体管的体偏置的机构。 PLD包括体偏置发生器。 体偏置发生器被配置为设置可编程逻辑器件内的一个或多个晶体管的体偏置。 更具体地，体偏置发生器设置晶体管的体偏置，以便折衷晶体管的性能和功耗。

公开(公告)号：US06670676B1

公开(公告)日：2003-12-30

申请号：US09604190

申请日：2000-06-27

申请人： Irfan Rahim

发明人： Irfan Rahim

IPC分类号： H01L2362

CPC分类号： H01L27/0251 ,  H01L2924/0002 ,  H01L2924/00

摘要： An apparatus comprising a first circuit. The first circuit may be configured to limit conduction between a first and a second power supply pin in response to one or more control signals. One or more of a plurality of paths may limit the conduction in response to one or more voltages.

摘要翻译： 一种包括第一电路的装置。 第一电路可以被配置为响应于一个或多个控制信号来限制第一和第二电源引脚之间的导通。 多个路径中的一个或多个可以响应于一个或多个电压来限制导通。