利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

36 条记录 (耗时 0.028 秒)

    Method of fabricating photo mask
    5.
    发明授权
    Method of fabricating photo mask 有权
    制作光罩的方法

    公开(公告)号：US07475383B2

    公开(公告)日：2009-01-06

    申请号：US11589055

    申请日：2006-10-30

    申请人： Sung-Soo Suh ,  Young-Seog Kang ,  In-Sung Kim

    发明人： Sung-Soo Suh ,  Young-Seog Kang ,  In-Sung Kim

    IPC分类号： G06F17/50 ,  G06F19/00 ,  G03F1/00 ,  G21K5/00

    CPC分类号： G03F1/36

    摘要： Provided is a method of fabricating a photo mask. The method includes preparing a model group including optical proximity correction (OPC) models and generating a preliminary mask layout using an integrated circuit (IC) layout. A contour image may be produced from the preliminary mask layout through a simulation using an optical model. Subsequently, the preliminary mask layout may be compared with the contour image and the comparison result may be analyzed to produce analysis data for providing criteria used in selecting an OPC model. An OPC model suitable for the preliminary mask layout may be selected from the model group based on the analysis data. An OPC process may be performed on the preliminary mask layout using the selected OPC model to generate a mask layout.

    摘要翻译： 提供一种制造光掩模的方法。 该方法包括准备包括光学邻近校正（OPC）模型的模型组，并使用集成电路（IC）布局产生初步掩模布局。 可以通过使用光学模型的模拟从初步掩模布局产生轮廓图像。 随后，可以将初步掩模布局与轮廓图像进行比较，并且可以分析比较结果以产生用于提供在选择OPC模型中使用的标准的分析数据。 可以基于分析数据从模型组中选择适合初步掩模布局的OPC模型。 可以使用选择的OPC模型在初步掩模布局上执行OPC处理以生成掩模布局。

    PATTERN ARRANGEMENT METHOD OF SEMICONDUCTOR DEVICE
    6.
    发明申请
    PATTERN ARRANGEMENT METHOD OF SEMICONDUCTOR DEVICE 审中-公开
    半导体器件的图案布置方法

    公开(公告)号：US20070264584A1

    公开(公告)日：2007-11-15

    申请号：US11674594

    申请日：2007-02-13

    申请人： In-Sung KIM ,  Sung-Soo SUH ,  Suk-Joo LEE ,  Sung-Hwan BYUN ,  Sang-Wook KIM

    发明人： In-Sung KIM ,  Sung-Soo SUH ,  Suk-Joo LEE ,  Sung-Hwan BYUN ,  Sang-Wook KIM

    IPC分类号： G03F1/00

    CPC分类号： G03F1/36

    摘要： A pattern arrangement method of a semiconductor device is provided. In the pattern arrangement method, patterns are classified according to effective pitches and critical dimensions, and pattern dispersion is predicted according to the effective pitches and the critical dimensions by using a statistical analysis of process parameters. Two-dimensional coordinates of the effective pitches and the critical dimensions are constructed, and a dispersion map is made by arranging the predicted pattern dispersion on the corresponding coordinates. By arranging design patterns within a tolerance region of the dispersion map, the patterns satisfying the dispersion tolerance according to the significance of the layer and the design requirements can be arranged.

    摘要翻译： 提供了一种半导体器件的图案布置方法。 在图案布置方法中，根据有效间距和临界尺寸对图案进行分类，通过使用工艺参数的统计分析，根据有效间距和关键尺寸预测图案色散。 构建有效间距和临界尺寸的二维坐标，并通过将预测图案色散布置在相应的坐标上来进行色散图。 通过在色散图的公差区域内布置设计图案，可以布置根据层的重要性和设计要求满足色散公差的图案。

    Semiconductor device having anti-reflective cap and spacer, method of manufacturing the same, and method of manufacturing photoresist pattern using the same
    7.
    发明授权
    Semiconductor device having anti-reflective cap and spacer, method of manufacturing the same, and method of manufacturing photoresist pattern using the same 失效
    具有抗反射盖和间隔物的半导体器件及其制造方法以及使用其制造光刻胶图案的方法

    公开(公告)号：US06492701B1

    公开(公告)日：2002-12-10

    申请号：US09324072

    申请日：1999-06-01

    申请人： In-sung Kim ,  Jung-hyeon Lee ,  Han-ku Cho

    发明人： In-sung Kim ,  Jung-hyeon Lee ,  Han-ku Cho

    IPC分类号： H01L310232

    CPC分类号： H01L21/0276 ,  H01L21/28044 ,  H01L21/28061 ,  H01L21/76802

    摘要： A semiconductor device including an anti-reflective cap and spacer, a method of manufacturing the same, and a method of forming a photoresist pattern using the same are provided. The semiconductor device according to the present invention includes an anti-reflective cap and an anti-reflective spacer on an upper surface and side walls of a reflective pattern formed on the semiconductor substrate. Therefore, the deformation of the photoresist pattern by the light reflected from the reflective pattern is minimized during a photolithography process.

    摘要翻译： 提供了包括抗反射盖和间隔物的半导体器件，其制造方法和使用其形成光致抗蚀剂图案的方法。 根据本发明的半导体器件包括在半导体衬底上形成的反射图案的上表面上的抗反射盖和抗反射隔板。 因此，在光刻工艺中，由反射图案反射的光使光刻胶图案的变形最小化。

    Flare evaluation methods
    9.
    发明授权
    Flare evaluation methods 有权
    火炬评估方法

    公开(公告)号：US08158958B2

    公开(公告)日：2012-04-17

    申请号：US12732960

    申请日：2010-03-26

    申请人： In-Sung Kim ,  Jooon Park ,  Doo-Hoo Goo ,  Jeong-Hoon Lee ,  Chang-Min Park

    发明人： In-Sung Kim ,  Jooon Park ,  Doo-Hoo Goo ,  Jeong-Hoon Lee ,  Chang-Min Park

    IPC分类号： G01T1/04

    CPC分类号： G03F7/70941 ,  B82Y10/00 ,  B82Y40/00 ,  G03F1/24 ,  G03F1/44 ,  G03F1/70 ,  G03F7/70433

    摘要： A flare evaluation method includes: extracting DC flare reference data using a preliminary measurement pattern mask and a dummy mask having an open region in which a preliminary measurement pattern is formed; providing a plurality of flare gauge sets including an opaque pad, a measurement pattern, and a flare pattern, the measure pattern being disposed at an inside of the opaque pad to measure strength of a flare, the flare pattern being disposed at an outside of the opaque pad to generate the flare; and detecting a change of a photo resist measurement pattern caused by the flare pattern and the measurement pattern for each of the flare gauge sets, wherein an outer radius of the flare pattern increases by a predetermined amount depending on the flare gauge set.

    摘要翻译： 闪光评估方法包括：使用初步测量图案掩模和具有形成初步测量图案的开放区域的虚拟掩模来提取DC闪光参考数据; 提供多个包括不透明衬垫，测量图案和耀斑图案的扩口仪，所述测量图案设置在所述不透明衬垫的内侧，以测量耀斑的强度，所述耀斑图案设置在所述不透明衬垫的外侧 不透明垫产生耀斑; 并且检测由每个所述火炬仪的所述火炬图案和所述测量图案引起的光致抗蚀剂测量图案的变化，其中所述耀斑图案的外半径根据所述张力计集合而增加预定量。