公开(公告)号：US07818508B2

公开(公告)日：2010-10-19

申请号：US11741453

申请日：2007-04-27

申请人： Bryan Hornung ,  Erin A. Handgen ,  Gary Gostin ,  Craig Warner

发明人： Bryan Hornung ,  Erin A. Handgen ,  Gary Gostin ,  Craig Warner

IPC分类号： G06F13/00

CPC分类号： G06F12/0607 ,  G06F12/0817 ,  G06F13/1657

摘要： A computer system, related components such as a processor agent, and related method are disclosed. In at least one embodiment, the computer system includes a first core, at least one memory device including a first memory segment, and a first memory controller coupled to the first memory segment. Further, the computer system includes a fabric and at least one processor agent coupled at least indirectly to the first core and the first memory segment, and also coupled to the fabric. A first memory request of the first core in relation to a first memory location within the first memory segment proceeds to the first memory controller by way of the at least one processor agent and the fabric.

摘要翻译： 公开了一种计算机系统，诸如处理器代理的相关组件和相关方法。 在至少一个实施例中，计算机系统包括第一核心，包括第一存储器段的至少一个存储器设备和耦合到第一存储器段的第一存储器控制器。 此外，计算机系统包括织物和至少一个处理器代理，至少间接耦合到第一核心和第一存储器段，并且还耦合到织物。 相对于第一存储器段内的第一存储器位置的第一存储器的第一存储器请求通过至少一个处理器代理和结构进行到第一存储器控制器。

公开(公告)号：US20080270743A1

公开(公告)日：2008-10-30

申请号：US11741453

申请日：2007-04-27

申请人： Bryan Hornung ,  Erin A. Handgen ,  Gary Gostin ,  Craig Warner

发明人： Bryan Hornung ,  Erin A. Handgen ,  Gary Gostin ,  Craig Warner

IPC分类号： G06F9/26

CPC分类号： G06F12/0607 ,  G06F12/0817 ,  G06F13/1657

摘要： A computer system, related components such as a processor agent, and related method are disclosed. In at least one embodiment, the computer system includes a first core, at least one memory device including a first memory segment, and a first memory controller coupled to the first memory segment. Further, the computer system includes a fabric and at least one processor agent coupled at least indirectly to the first core and the first memory segment, and also coupled to the fabric. A first memory request of the first core in relation to a first memory location within the first memory segment proceeds to the first memory controller by way of the at least one processor agent and the fabric.

摘要翻译： 公开了一种计算机系统，诸如处理器代理的相关组件和相关方法。 在至少一个实施例中，计算机系统包括第一核心，包括第一存储器段的至少一个存储器设备和耦合到第一存储器段的第一存储器控制器。 此外，计算机系统包括织物和至少一个处理器代理，至少间接耦合到第一核心和第一存储器段，并且还耦合到织物。 相对于第一存储器段内的第一存储器位置的第一存储器的第一存储器请求通过至少一个处理器代理和结构进行到第一存储器控制器。

公开(公告)号：US20080270708A1

公开(公告)日：2008-10-30

申请号：US11741858

申请日：2007-04-30

申请人： Craig Warner ,  Bryan Hornung ,  Chris Michael Brueggen ,  Ryan L. Akkerman ,  Michael K. Dugan ,  Gary Gostin ,  Harvey Ray ,  Dan Robinson ,  Christopher Greer

发明人： Craig Warner ,  Bryan Hornung ,  Chris Michael Brueggen ,  Ryan L. Akkerman ,  Michael K. Dugan ,  Gary Gostin ,  Harvey Ray ,  Dan Robinson ,  Christopher Greer

IPC分类号： G06F12/08

CPC分类号： G06F12/082 ,  G06F12/0831 ,  G06F2212/1048

摘要： A system and method are disclosed for achieving cache coherency in a multiprocessor computer system having a plurality of sockets with processing devices and memory controllers and a plurality of memory blocks. In at least some embodiments, the system includes a plurality of node controllers capable of being respectively coupled to the respective sockets of the multiprocessor computer, a plurality of caching devices respectively coupled to the respective node controllers, and a fabric coupling the respective node controllers, by which cache line request signals can be communicated between the respective node controllers. Cache coherency is achieved notwithstanding the cache line request signals communicated between the respective node controllers due at least in part to communications between the node controllers and the respective caching devices to which the node controllers are coupled. In at least some embodiments, the caching devices track remote cache line ownership for processor and/or input/output hub caches.

摘要翻译： 公开了一种用于在具有多个具有处理设备和存储器控制器以及多个存储器块的套接字的多处理器计算机系统中实现高速缓存一致性的系统和方法。 在至少一些实施例中，系统包括能够分别耦合到多处理器计算机的相应插槽的多个节点控制器，分别耦合到相应节点控制器的多个高速缓存设备，以及耦合各个节点控制器的结构， 由此可以在相应的节点控制器之间传送高速缓存行请求信号。 尽管至少部分地由于节点控制器与节点控制器所耦合的相应的高速缓存设备之间的通信而在各个节点控制器之间传送高速缓存行请求信号，仍然实现了高速缓存一致性。 在至少一些实施例中，缓存设备跟踪用于处理器和/或输入/输出集线器高速缓存的远程高速缓存行所有权。

公开(公告)号：US20060153226A1

公开(公告)日：2006-07-13

申请号：US10998239

申请日：2004-11-23

申请人： Gary Gostin ,  Craig Warner ,  John Bockhaus

发明人： Gary Gostin ,  Craig Warner ,  John Bockhaus

IPC分类号： H04L12/66 ,  H04J3/22

CPC分类号： G06F13/4022

摘要： Disclosed are systems and methods providing a unified system fabric in a computer. The systems and methods of embodiments including first interface disposed between a first component of the computer system and a second component of the computer system, the first interface implementing an interface protocol, and a second interface disposed between the first component of the computer system and a third component of the computer system, the second interface implementing the interface protocol, wherein the first interface and the second interface comprise separate signal paths at the first component.

摘要翻译： 公开了在计算机中提供统一的系统结构的系统和方法。 实施例的系统和方法包括设置在计算机系统的第一部件和计算机系统的第二部件之间的第一接口，实现接口协议的第一接口和设置在计算机系统的第一部件之间的第二接口和 计算机系统的第三组件，实现接口协议的第二接口，其中第一接口和第二接口在第一组件处包括单独的信号路径。

公开(公告)号：US20050154881A1

公开(公告)日：2005-07-14

申请号：US10756597

申请日：2004-01-12

申请人： Mark Shaw ,  Vipul Grandhi ,  Gary Gostin ,  Craig Warner

发明人： Mark Shaw ,  Vipul Grandhi ,  Gary Gostin ,  Craig Warner

IPC分类号： G06F21/00 ,  H04L9/00

CPC分类号： G06F21/53 ,  G06F2221/2105 ,  G06Q20/027

摘要： Methods and apparatus in a partitionable computing system. A processor communicates with a packet former. The packet former can be configured to construct a data packet that can include security status information related to a partition or processor.

摘要翻译： 可分区计算系统中的方法和装置。 处理器与数据包形成器通信。 分组形成器可以被配置为构建可以包括与分区或处理器相关的安全状态信息的数据分组。

公开(公告)号：US09489308B2

公开(公告)日：2016-11-08

申请号：US14387554

申请日：2012-04-27

申请人： Craig Warner ,  Gary Gostin ,  Matthew D Pickett

发明人： Craig Warner ,  Gary Gostin ,  Matthew D Pickett

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F12/08 ,  G06F13/16 ,  G06F12/02 ,  G06F12/12

CPC分类号： G06F12/0833 ,  G06F12/0238 ,  G06F12/0866 ,  G06F12/122 ,  G06F13/1673 ,  G06F2212/1036 ,  G06F2212/312 ,  G06F2212/621 ,  G06F2212/7211

摘要： A method of shielding a memory device (110) from high write rates comprising receiving instructions to write data at a memory container (105), the memory controller (105) composing a cache (120) comprising a number of cache lines defining stored data, with the memory controller (105), updating a cache line in response to a write hit in the cache (120), and with the memory controller (105), executing the instruction to write data in response to a cache miss to a cache line within the cache (120) in which the memory controller (105) prioritizes for writing to the cache (120) over writing to the memory device (110).

摘要翻译： 一种将存储器件（110）从高写入速率屏蔽的方法，包括接收在存储器容器（105）上写入数据的指令，所述存储器控制器（105）构成包括定义存储数据的多条高速缓存线的高速缓存（120） 利用存储器控制器（105），响应于高速缓存（120）中的写命中，以及与存储器控制器（105）一起更新高速缓存行，响应于高速缓存未命中将数据写入高速缓存行 在所述存储器控制器（105）通过写入所述存储器件（110）的优先级来写入高速缓存（120）的高速缓存（120）内。

公开(公告)号：US20060026299A1

公开(公告)日：2006-02-02

申请号：US10902341

申请日：2004-07-29

申请人： Gary Gostin ,  Larry McMahan ,  Michael Schroeder ,  Craig Warner ,  Richard Adkisson ,  Huai-Ter Chong ,  David Binford ,  Mark Shaw ,  Joe Cowan ,  Thierry Fevrier ,  Arad Rostampour

发明人： Gary Gostin ,  Larry McMahan ,  Michael Schroeder ,  Craig Warner ,  Richard Adkisson ,  Huai-Ter Chong ,  David Binford ,  Mark Shaw ,  Joe Cowan ,  Thierry Fevrier ,  Arad Rostampour

IPC分类号： G06F15/16

CPC分类号： G06F9/5077 ,  G06F9/544 ,  G06F15/167

摘要： A computing device having partitions, and a method of communicating between partitions, are disclosed wherein at least one partition comprises: at least one register substantially always accessible to other partitions and capable of defining an address area; at least one address area that may be accessible to other partitions and is capable of being defined by the at least one register; and address areas other than the at least one accessible address area that are not accessible to other partitions. A method of processing interrupts comprising receiving an interrupt, assessing the origin of the interrupt, accepting, rejecting, or further assessing the interrupt, depending on its origin, when further assessing the interrupt, accepting or rejecting the interrupt depending on its contents, and forwarding accepted interrupts but not rejected interrupts to a target processor, and a device carrying out that method are also disclosed.

摘要翻译： 公开了一种具有分区的计算设备和分区之间的通信方法，其中至少一个分区包括：至少一个寄存器，其基本上总是可被其他分区访问并且能够定义地址区域; 至少一个地址区域，其可以由其他分区访问并且能够由所述至少一个寄存器定义; 以及除了其他分区不可访问的至少一个可访问地址区域以外的地址区域。 一种处理中断的方法，包括接收中断，根据其来源评估中断的起始点，接受，拒绝或进一步评估中断，当进一步评估中断时，根据其中的内容接受或拒绝中断，以及转发 接受的中断但不拒绝对目标处理器的中断，并且还公开了执行该方法的设备。

公开(公告)号：US20050154810A1

公开(公告)日：2005-07-14

申请号：US10756434

申请日：2004-01-12

申请人： Huai-Ter Chong ,  Gary Gostin ,  Craig Warner

发明人： Huai-Ter Chong ,  Gary Gostin ,  Craig Warner

IPC分类号： G06F9/48 ,  G06F12/00

CPC分类号： G06F9/4812

摘要： A method for processing an interrupt message in a system having a plurality of processors arranged into at least two partitions. The interrupt message is decoded to identify an interrupt source. If the interrupt source is not in an interrupt set, the interrupt is dropped. If the interrupt source is in a local partition, the interrupt is delivered. If the interrupt source is in the interrupt set and not in the local partition, the interrupt is processed in accordance with at least one of a target enable register and a vector enable register.

摘要翻译： 一种在具有布置在至少两个分区中的多个处理器的系统中处理中断消息的方法。 中断消息被解码以识别中断源。 如果中断源不在中断集中，则中断被中断。 如果中断源在本地分区中，则中断被传递。 如果中断源处于中断集合而不在本地分区中，则根据目标使能寄存器和向量使能寄存器中的至少一个来处理中断。

公开(公告)号：US20140250274A1

公开(公告)日：2014-09-04

申请号：US14349070

申请日：2011-10-07

申请人： Gary Gostin ,  Craig Warner ,  John W Bockhaus

发明人： Gary Gostin ,  Craig Warner ,  John W Bockhaus

IPC分类号： G06F12/08 ,  G06F12/06

CPC分类号： G06F12/0815 ,  G06F12/0223 ,  G06F12/06 ,  G06F12/0802 ,  G06F12/0873 ,  G06F12/10 ,  G06F13/16 ,  G06F2212/1024 ,  G06F2212/2024

摘要： A computer apparatus and related method to access storage is provided. In one aspect, a controller maps an address range of a data block of storage into an accessible memory address range of at least one of a plurality of processors, in a further aspect, the controller ensures that copies of the data block cached in a plurality of memories by a plurality of processors are consistent.

摘要翻译： 提供了一种用于访问存储的计算机装置和相关方法。 在一个方面，控制器将存储器的数据块的地址范围映射到多个处理器中的至少一个处理器的可访问存储器地址范围，在另一方面，控制器确保数据块的副本被缓存在多个处理器中 多个处理器的存储器是一致的。

公开(公告)号：US20050154869A1

公开(公告)日：2005-07-14

申请号：US10756702

申请日：2004-01-12

申请人： Mark Shaw ,  Vipul Gandhi ,  Leon Hong ,  Gary Gostin ,  Craig Warner ,  Paul Bouchier ,  Todd Kjos ,  Guy Kuntz ,  Richard Powers ,  Bryan Stephenson ,  Ryan Weaver ,  Brian Johnson ,  Glen Edwards ,  Brendan Voge ,  Gregg Lesartre

发明人： Mark Shaw ,  Vipul Gandhi ,  Leon Hong ,  Gary Gostin ,  Craig Warner ,  Paul Bouchier ,  Todd Kjos ,  Guy Kuntz ,  Richard Powers ,  Bryan Stephenson ,  Ryan Weaver ,  Brian Johnson ,  Glen Edwards ,  Brendan Voge ,  Gregg Lesartre

IPC分类号： G06F15/177 ,  G06F9/00 ,  G06F9/50 ,  G06F11/00 ,  G06F15/00 ,  G06F15/173 ,  G06F21/20 ,  G06F21/22 ,  H04L29/06

CPC分类号： H04L63/104 ,  G06F9/5077

摘要： A partitionable computer system and method of operating the same is disclosed. The partitionable computer system has a state machine, a processor, and a device controller. The state machine can be configured to monitor the status of a partition of the partitionable computer system. The information provided by the state machine can be used to provide security within the partitionable computing system.

摘要翻译： 公开了一种可分割计算机系统及其操作方法。 可分割计算机系统具有状态机，处理器和设备控制器。 可以将状态机配置为监视可分区计算机系统的分区的状态。 状态机提供的信息可用于在可分区计算系统内提供安全性。