利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

27 条记录 (耗时 0.028 秒)

    Semiconductor Device
    1.
    发明申请
    Semiconductor Device 审中-公开
    半导体器件

    公开(公告)号：US20140264913A1

    公开(公告)日：2014-09-18

    申请号：US13833464

    申请日：2013-03-15

    申请人： Chao-Yuan Huang ,  Yueh-Feng Ho ,  Ming-Sheng Yang ,  Hwi-Huang Chen

    发明人： Chao-Yuan Huang ,  Yueh-Feng Ho ,  Ming-Sheng Yang ,  Hwi-Huang Chen

    IPC分类号： H01L23/48

    CPC分类号： H01L23/481 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A semiconductor device comprises a substrate, a through-silicon via (TSV) penetrating the substrate, at least one first interconnect structure traversing the TSV from the top and dividing a region right above the TSV into several sub-regions and being configured for interconnect routing of an active device and a plurality of second interconnect structures occupying the sub-regions right above the TSV and being configured for electrically coupling the TSV to a higher-level interconnect.

    摘要翻译： 半导体器件包括衬底，穿透衬底的穿硅通孔（TSV），从顶部穿过TSV的至少一个第一互连结构，并将TSV正上方的区域划分成若干子区域并被配置用于互连路由 有源器件和多个第二互连结构占据TSV正上方的子区域并且被配置为将TSV电耦合到较高级互连。

    Stacked Chip System
    2.
    发明申请
    Stacked Chip System 有权
    堆叠芯片系统

    公开(公告)号：US20140266418A1

    公开(公告)日：2014-09-18

    申请号：US13835055

    申请日：2013-03-15

    申请人： Chao-Yuan Huang ,  Yueh-Feng Ho ,  Ming-Sheng Yang ,  Hwi-Huang Chen

    发明人： Chao-Yuan Huang ,  Yueh-Feng Ho ,  Ming-Sheng Yang ,  Hwi-Huang Chen

    IPC分类号： H01L23/50

    CPC分类号： H01L23/50 ,  H01L23/481 ,  H01L2225/06544 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A stacked chip system is provided to comprise a first chip, a second chip, a first group of through silicon vias (TSVs) connecting the first chip and second chip and comprising at least one first VSS TSV, at least one first VDD TSV, a plurality of first signal TSVs and at least one first redundant TSV and a second group of through silicon vias (TSVs) connecting the first chip and second chip and comprising at least one second VSS TSV, at least one second VDD TSV, a plurality of second signal TSVs and at least one second redundant TSV, wherein all the first group of TSVs are coupled by a first selection circuitry configured to select the at least one first redundant TSV and bypass at least one of the rest of the first group of TSVs, and wherein the at least one first redundant TSV and the at least second redundant TSV are coupled by a second selection circuitry configured to allow one of them to replace the other.

    摘要翻译： 提供堆叠式芯片系统以包括第一芯片，第二芯片，连接第一芯片和第二芯片的第一组直通硅通孔（TSV），并且包括至少一个第一VSS TSV，至少一个第一VDD TSV， 多个第一信号TSV和连接第一芯片和第二芯片的至少一个第一冗余TSV和第二组穿通硅通孔（TSV），并且包括至少一个第二VSS TSV，至少一个第二VDD TSV，多个第二 信号TSV和至少一个第二冗余TSV，其中所有所述第一组TSV由被配置为选择所述至少一个第一冗余TSV并绕过所述第一组TSV的其余部分中的至少一个的第一选择电路耦合，以及 其中所述至少一个第一冗余TSV和所述至少第二冗余TSV由被配置为允许它们中的一个替换另一个的第二选择电路耦合。

    Integrated circuit layout
    4.
    发明授权
    Integrated circuit layout 有权
    集成电路布局

    公开(公告)号：US09030025B2

    公开(公告)日：2015-05-12

    申请号：US13834495

    申请日：2013-03-15

    申请人： Chao-Yuan Huang ,  Yueh-Feng Ho ,  Ming-Sheng Yang ,  Hwi-Huang Chen

    发明人： Chao-Yuan Huang ,  Yueh-Feng Ho ,  Ming-Sheng Yang ,  Hwi-Huang Chen

    IPC分类号： H01L23/48

    CPC分类号： H01L23/481 ,  H01L23/5286 ,  H01L2224/13 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An integrated circuit layout comprises a through silicon via (TSV) configured to couple positive operational voltage VDD (VDD TSV), a through silicon via (TSV) configured to couple operational signals (signal TSV), a plurality of through silicon vias (TSVs) configured to couple operational voltage VSS (VSS TSVs) around the VDD TSV and the signal TSV and one or more backside redistribution lines (RDLs) connecting the VSS TSVs together to form a web-like heat dissipating structure at least surrounding the VDD TSV and the signal TSV.

    摘要翻译： 集成电路布局包括被配置为耦合正工作电压VDD（VDD TSV）的通硅通孔（TSV），被配置为耦合操作信号（信号TSV）的多通硅通孔（TSV） 被配置为将VDD TSV和信号TSV以及将VSS TSV连接在一起的一个或多个背面再分配线（RDL）耦合到工作电压VSS（VSS TSV），以形成至少围绕VDD TSV的网状散热结构，并且 信号TSV。

    Stacked chip system
    5.
    发明授权
    Stacked chip system 有权
    堆叠芯片系统

    公开(公告)号：US08890607B2

    公开(公告)日：2014-11-18

    申请号：US13835055

    申请日：2013-03-15

    申请人： Chao-Yuan Huang ,  Yueh-Feng Ho ,  Ming-Sheng Yang ,  Hwi-Huang Chen

    发明人： Chao-Yuan Huang ,  Yueh-Feng Ho ,  Ming-Sheng Yang ,  Hwi-Huang Chen

    IPC分类号： H01L23/538 ,  H01L23/52 ,  H01L23/50

    CPC分类号： H01L23/50 ,  H01L23/481 ,  H01L2225/06544 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A stacked chip system is provided to comprise a first chip, a second chip, a first group of through silicon vias (TSVs) connecting the first chip and second chip and comprising at least one first VSS TSV, at least one first VDD TSV, a plurality of first signal TSVs and at least one first redundant TSV and a second group of through silicon vias (TSVs) connecting the first chip and second chip and comprising at least one second VSS TSV, at least one second VDD TSV, a plurality of second signal TSVs and at least one second redundant TSV, wherein all the first group of TSVs are coupled by a first selection circuitry configured to select the at least one first redundant TSV and bypass at least one of the rest of the first group of TSVs, and wherein the at least one first redundant TSV and the at least second redundant TSV are coupled by a second selection circuitry configured to allow one of them to replace the other.

    摘要翻译： 提供堆叠式芯片系统以包括第一芯片，第二芯片，连接第一芯片和第二芯片的第一组直通硅通孔（TSV），并且包括至少一个第一VSS TSV，至少一个第一VDD TSV， 多个第一信号TSV和连接第一芯片和第二芯片的至少一个第一冗余TSV和第二组穿通硅通孔（TSV），并且包括至少一个第二VSS TSV，至少一个第二VDD TSV，多个第二 信号TSV和至少一个第二冗余TSV，其中所有所述第一组TSV由被配置为选择所述至少一个第一冗余TSV并绕过所述第一组TSV的其余部分中的至少一个的第一选择电路耦合，以及 其中所述至少一个第一冗余TSV和所述至少第二冗余TSV由被配置为允许它们中的一个替换另一个的第二选择电路耦合。

    Integrated Structure
    6.
    发明申请
    Integrated Structure 审中-公开
    综合结构

    公开(公告)号：US20140264630A1

    公开(公告)日：2014-09-18

    申请号：US13832844

    申请日：2013-03-15

    申请人： Chao-Yuan Huang ,  Yueh-Feng Ho ,  Ming-Sheng Yang ,  Hwi-Huang Chen

    发明人： Chao-Yuan Huang ,  Yueh-Feng Ho ,  Ming-Sheng Yang ,  Hwi-Huang Chen

    IPC分类号： H01L23/48

    CPC分类号： H01L23/481 ,  H01L21/76898 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An integrated structure comprises a substrate with a first dielectric layer and a second dielectric cap layer disposed thereon in sequence, a metal gate transistor with a high-k gate dielectric layer on the substrate, a gate electrode embedded within the first dielectric layer and a source/drain within the substrate, a first metal contact penetrating the first dielectric layer and being in direct contact with the source/drain and a through-silicon via penetrating the second dielectric cap layer, the first dielectric layer and the substrate.

    摘要翻译： 集成结构包括依次包括第一电介质层和第二电介质盖层的衬底，在衬底上具有高k栅极电介质层的金属栅极晶体管，嵌入在第一介电层内的栅电极和源极 /漏极，穿过第一介电层并与源极/漏极直接接触的第一金属触点和穿过第二电介质盖层，第一电介质层和衬底的贯穿硅。

    Integrated Circuit Layout
    7.
    发明申请
    Integrated Circuit Layout 有权
    集成电路布局

    公开(公告)号：US20140264918A1

    公开(公告)日：2014-09-18

    申请号：US13834495

    申请日：2013-03-15

    申请人： Chao-Yuan Huang ,  Yueh-Feng Ho ,  Ming-Sheng Yang ,  Hwi-Huang Chen

    发明人： Chao-Yuan Huang ,  Yueh-Feng Ho ,  Ming-Sheng Yang ,  Hwi-Huang Chen

    IPC分类号： H01L23/48

    CPC分类号： H01L23/481 ,  H01L23/5286 ,  H01L2224/13 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An integrated circuit layout comprises a through silicon via (TSV) configured to couple positive operational voltage VDD (VDD TSV), a through silicon via (TSV) configured to couple operational signals (signal TSV), a plurality of through silicon vias (TSVs) configured to couple operational voltage VSS (VSS TSVs) around the VDD TSV and the signal TSV and one or more backside redistribution lines (RDLs) connecting the VSS TSVs together to form a web-like heat dissipating structure at least surrounding the VDD TSV and the signal TSV.

    摘要翻译： 集成电路布局包括被配置为耦合正工作电压VDD（VDD TSV）的通硅通孔（TSV），被配置为耦合操作信号（信号TSV）的多通硅通孔（TSV） 被配置为将VDD TSV和信号TSV以及将VSS TSV连接在一起的一个或多个背面再分配线（RDL）耦合到工作电压VSS（VSS TSV），以形成至少围绕VDD TSV的网状散热结构，并且 信号TSV。

    Semiconductor Device
    9.
    发明申请
    Semiconductor Device 有权
    半导体器件

    公开(公告)号：US20140264912A1

    公开(公告)日：2014-09-18

    申请号：US13833129

    申请日：2013-03-15

    申请人： Chao-Yuan Huang ,  Yueh-Feng Ho ,  Ming-Sheng Yang ,  Hwi-Huang Chen

    发明人： Chao-Yuan Huang ,  Yueh-Feng Ho ,  Ming-Sheng Yang ,  Hwi-Huang Chen

    IPC分类号： H01L23/48

    CPC分类号： H01L23/481 ,  H01L23/49844 ,  H01L23/522 ,  H01L23/5221 ,  H01L23/528 ,  H01L23/5384 ,  H01L23/5386 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A semiconductor device comprises a substrate, a through-silicon via (TSV) penetrating the substrate, a plurality of first interconnect structures, right above the TSV, configured for electrically coupling the TSV to a higher-level interconnect, a second interconnect structure traversing the TSV from the top and being configured for interconnect routing of an active device and a plurality of dummy metal patterns, right above the TSV, electrically isolated from the TSV, the first interconnect structures and the second interconnect structure.

    摘要翻译： 半导体器件包括衬底，穿透衬底的穿硅通孔（TSV），在TSV正上方的多个第一互连结构，被配置为将TSV电耦合到较高级互连，跨越第二互连结构 TSV，并且被配置用于在TSV正上方的有源器件和多个虚设金属图案的互连布线，其与TSV，第一互连结构和第二互连结构电隔离。

    Led chip package structure using sedimentation and method for making the same
    10.
    发明申请
    Led chip package structure using sedimentation and method for making the same 审中-公开
    LED芯片封装结构采用沉淀法制作相同的方法

    公开(公告)号：US20100006880A1

    公开(公告)日：2010-01-14

    申请号：US12457222

    申请日：2009-06-04

    申请人： Bily Wang ,  Shih-Yu Wu ,  Chao-Yuan Huang ,  Ping-Chou Yang ,  Cheng-Yen Chiang

    发明人： Bily Wang ,  Shih-Yu Wu ,  Chao-Yuan Huang ,  Ping-Chou Yang ,  Cheng-Yen Chiang

    IPC分类号： H01L33/00 ,  H01L21/56

    CPC分类号： H01L33/52 ,  H01L33/508 ,  H01L2224/48091 ,  H01L2924/181 ,  H01L2933/0041 ,  H01L2924/00014 ,  H01L2924/00012

    摘要： An LED chip package structure using sedimentation includes a package body, at least two conductive substrates, at least one light-emitting element, and a package unit. The package body has a receiving space. The two conductive substrates are received in the receiving space. The light-emitting element is received in the receiving space and electrically connected to the two conductive substrates. The package unit has a package colloid layer and a powder mixed into the package colloid layer, and the package unit is filled into the receiving space. The powder is uniformly deposited in the receiving space by maintaining the package unit at room temperature firstly and the powder is solidified in the receiving space by heating to a predetermined temperature.

    摘要翻译： 使用沉淀的LED芯片封装结构包括封装体，至少两个导电基板，至少一个发光元件和封装单元。 包装体具有接收空间。 两个导电基板被接收在接收空间中。 发光元件被容纳在接收空间中并与两个导电基板电连接。 包装单元具有包装胶体层和混合到包装胶体层中的粉末，并且包装单元填充到容纳空间中。 首先将包装单元保持在室温下，将粉末均匀地沉积在接收空间中，并通过加热到预定温度使粉末在接收空间中固化。