利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

77 条记录 (耗时 0.026 秒)

    Technique for smoothing an interface between layers of a semiconductor device
    1.
    发明授权
    Technique for smoothing an interface between layers of a semiconductor device 有权
    用于平滑半导体器件的层之间的界面的技术

    公开(公告)号：US08772845B2

    公开(公告)日：2014-07-08

    申请号：US13240714

    申请日：2011-09-22

    申请人： Chih-Ming Chen ,  Cheng-Yuan Tsai ,  Chung-Yi Yu ,  Kai-Wen Cheng ,  Kuo-Ming Wu

    发明人： Chih-Ming Chen ,  Cheng-Yuan Tsai ,  Chung-Yi Yu ,  Kai-Wen Cheng ,  Kuo-Ming Wu

    IPC分类号： H01L21/02

    CPC分类号： H01L27/228 ,  H01L43/08 ,  H01L43/12

    摘要： The present disclosure provides a semiconductor memory device. The device includes a pinning layer having an anti-ferromagnetic material and disposed over a first electrode; a pinned layer disposed over the pinning layer; a composite layer disposed over the pinned layer, the composite layer having a magnetic material randomly distributed in a non-magnetic material; a barrier layer disposed on the composite layer; a free layer disposed over the barrier layer; and a second electrode disposed over the free layer.

    摘要翻译： 本公开提供一种半导体存储器件。 该装置包括具有反铁磁材料并设置在第一电极上的钉扎层; 设置在钉扎层上方的钉扎层; 复合层，其设置在所述被钉扎层上方，所述复合层具有随机分布在非磁性材料中的磁性材料; 设置在所述复合层上的阻挡层; 设置在阻挡层上的自由层; 以及设置在所述自由层上方的第二电极。

    TECHNIQUE FOR SMOOTHING AN INTERFACE BETWEEN LAYERS OF A SEMICONDUCTOR DEVICE
    4.
    发明申请
    TECHNIQUE FOR SMOOTHING AN INTERFACE BETWEEN LAYERS OF A SEMICONDUCTOR DEVICE 有权
    用于平滑半导体器件层之间的界面的技术

    公开(公告)号：US20130075837A1

    公开(公告)日：2013-03-28

    申请号：US13240714

    申请日：2011-09-22

    申请人： Chih-Ming Chen ,  Cheng-Yuan Tsai ,  Chung-Yi Yu ,  Kai-Wen Cheng ,  Kuo-Ming Wu

    发明人： Chih-Ming Chen ,  Cheng-Yuan Tsai ,  Chung-Yi Yu ,  Kai-Wen Cheng ,  Kuo-Ming Wu

    IPC分类号： H01L29/82 ,  H01L21/8246

    CPC分类号： H01L27/228 ,  H01L43/08 ,  H01L43/12

    摘要： The present disclosure provides a semiconductor memory device. The device includes a pinning layer having an anti-ferromagnetic material and disposed over a first electrode; a pinned layer disposed over the pinning layer; a composite layer disposed over the pinned layer, the composite layer having a magnetic material randomly distributed in a non-magnetic material; a barrier layer disposed on the composite layer; a free layer disposed over the barrier layer; and a second electrode disposed over the free layer.

    摘要翻译： 本公开提供一种半导体存储器件。 该装置包括具有反铁磁材料并设置在第一电极上的钉扎层; 设置在钉扎层上方的钉扎层; 复合层，其设置在所述被钉扎层上方，所述复合层具有随机分布在非磁性材料中的磁性材料; 设置在所述复合层上的阻挡层; 设置在阻挡层上的自由层; 以及设置在所述自由层上方的第二电极。

    Semiconductor structure having sets of III-V compound layers and method of forming the same
    10.
    发明授权
    Semiconductor structure having sets of III-V compound layers and method of forming the same 有权
    具有III-V族化合物层的半导体结构及其形成方法

    公开(公告)号：US09142407B2

    公开(公告)日：2015-09-22

    申请号：US13743045

    申请日：2013-01-16

    申请人： Chi-Ming Chen ,  Po-Chun Liu ,  Chung-Yi Yu ,  Chia-Shiung Tsai

    发明人： Chi-Ming Chen ,  Po-Chun Liu ,  Chung-Yi Yu ,  Chia-Shiung Tsai

    IPC分类号： H01L29/66 ,  H01L21/02 ,  H01L29/778 ,  H01L29/15 ,  H01L29/20

    CPC分类号： H01L21/02507 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0251 ,  H01L21/0254 ,  H01L29/157 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/778 ,  H01L29/7787

    摘要： A semiconductor structure includes a substrate, a first III-V compound layer over the substrate, one or more sets of III-V compound layers over the first III-V compound layer, a second III-V compound layer over the one or more sets of III-V compound layers, and an active layer over the second III-V compound layer. The first III-V compound layer has a first type doping. Each of the one or more sets of III-V compound layers includes a lower III-V compound layer and an upper III-V compound layer over the lower III-V compound layer. The upper III-V compound layer having the first type doping, and the lower III-V compound layer is at least one of undoped, unintentionally doped having a second type doping, or doped having the second type doping. The second III-V compound layer is either undoped or unintentionally doped having the second type doping.

    摘要翻译： 半导体结构包括衬底，在衬底上的第一III-V化合物层，在第一III-V化合物层上的一组或多组III-V化合物层，在一个或多个组上的第二III-V化合物层 的III-V化合物层，以及在第二III-V化合物层上的活性层。 第一III-V族化合物层具有第一种掺杂。 一组或多组III-V化合物层中的每一个在下III-V化合物层上包括下III-V化合物层和上III-V化合物层。 具有第一类掺杂的上III-V化合物层和下III-V族化合物层是至少一种未掺杂的，无意掺杂的具有第二类型掺杂或掺杂具有第二类掺杂的至少一种。 第二III-V族化合物层是未掺杂的或无意掺杂的，具有第二种掺杂。