利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

76 条记录 (耗时 0.043 秒)

    Method of fabrication of a support structure for a semiconductor device
    1.
    发明申请
    Method of fabrication of a support structure for a semiconductor device 有权
    制造半导体器件的支撑结构的方法

    公开(公告)号：US20050014349A1

    公开(公告)日：2005-01-20

    申请号：US10735695

    申请日：2003-12-16

    申请人： Glen Carey ,  Ian Jenks ,  Alan Lewis ,  Rene Lujan ,  Hailong Zhou

    发明人： Glen Carey ,  Ian Jenks ,  Alan Lewis ,  Rene Lujan ,  Hailong Zhou

    IPC分类号： C30B1/00 ,  H01L21/00 ,  H01L21/20 ,  H01L21/36 ,  H01L33/00 ,  H01S5/02 ,  H01S5/183 ,  H01S5/323

    CPC分类号： H01S5/18305 ,  H01L21/02395 ,  H01L21/02543 ,  H01L21/02546 ,  H01L33/0079 ,  H01S5/0217 ,  H01S5/0224 ,  H01S5/141 ,  H01S5/323

    摘要： A method of fabricating a semiconductor device is described. In this method, a starting substrate of sufficient thickness is selected that has the required defect density levels, which may result in an undesirable doping level. Then a semiconductor layer having a desired doping level is formed on the starting substrate. The resulting semiconductor layer has the required defect density and doping levels for the final product application. After active components, electrical conductors, and any other needed structures are formed on the semiconductor layer, the starting substrate is removed leaving a desired thickness of the semiconductor layer. In a VECSEL application, the active components can be a gain cavity, where the semiconductor layer has the necessary defect density and doping levels to maximize wall plug efficiency (WPE). In one embodiment, the doping of the semiconductor layer is not uniform. For example, a majority of the layer is doped at a low level and the remainder is doped at a much higher level. This can result in improved WPE at particular thicknesses for the higher doped material.

    摘要翻译： 描述制造半导体器件的方法。 在该方法中，选择具有所需缺陷密度水平的足够厚度的起始衬底，这可能导致不期望的掺杂水平。 然后在起始衬底上形成具有期望的掺杂水平的半导体层。 所得到的半导体层具有所需的缺陷密度和最终产品应用的掺杂水平。 在有源部件之后，在半导体层上形成电导体和任何其它需要的结构，去除起始衬底，留出半导体层的所需厚度。 在VECSEL应用中，有源部件可以是增益腔，其中半导体层具有必要的缺陷密度和掺杂水平以最大化壁插拔效率（WPE）。 在一个实施例中，半导体层的掺杂不均匀。 例如，该层的大部分以低电平掺杂，其余部分以更高的水平掺杂。 这可以导致用于较高掺杂材料的特定厚度的改进的WPE。

    Method of fabrication of a support structure for a semiconductor device
    2.
    发明授权
    Method of fabrication of a support structure for a semiconductor device 有权
    制造半导体器件的支撑结构的方法

    公开(公告)号：US07189589B2

    公开(公告)日：2007-03-13

    申请号：US10735695

    申请日：2003-12-16

    申请人： Glen Phillip Carey ,  Ian Jenks ,  Alan Lewis ,  René Lujan ,  Hailong Zhou ,  Jacy R. Titus ,  Gideon W. Yoffe ,  Mark A. Emanuel ,  Aram Mooradian

    发明人： Glen Phillip Carey ,  Ian Jenks ,  Alan Lewis ,  René Lujan ,  Hailong Zhou ,  Jacy R. Titus ,  Gideon W. Yoffe ,  Mark A. Emanuel ,  Aram Mooradian

    IPC分类号： H01L21/00

    CPC分类号： H01S5/18305 ,  H01L21/02395 ,  H01L21/02543 ,  H01L21/02546 ,  H01L33/0079 ,  H01S5/0217 ,  H01S5/0224 ,  H01S5/141 ,  H01S5/323

    摘要： A method of fabricating a semiconductor device is described. In this method, a starting substrate of sufficient thickness is selected that has the required defect density levels, which may result in an undesirable doping level. Then a semiconductor layer having a desired doping level is formed on the starting substrate. The resulting semiconductor layer has the required defect density and doping levels for the final product application. After active components, electrical conductors, and any other needed structures are formed on the semiconductor layer, the starting substrate is removed leaving a desired thickness of the semiconductor layer. In a VECSEL application, the active components can be a gain cavity, where the semiconductor layer has the necessary defect density and doping levels to maximize wall plug efficiency (WPE). In one embodiment, the doping of the semiconductor layer is not uniform. For example, a majority of the layer is doped at a low level and the remainder is doped at a much higher level. This can result in improved WPE at particular thicknesses for the higher doped material.

    摘要翻译： 描述制造半导体器件的方法。 在该方法中，选择具有所需缺陷密度水平的足够厚度的起始衬底，这可能导致不期望的掺杂水平。 然后在起始衬底上形成具有期望的掺杂水平的半导体层。 所得到的半导体层具有所需的缺陷密度和最终产品应用的掺杂水平。 在有源部件之后，在半导体层上形成电导体和任何其它需要的结构，去除起始衬底，留出半导体层的所需厚度。 在VECSEL应用中，有源部件可以是增益腔，其中半导体层具有必要的缺陷密度和掺杂水平以最大化壁插拔效率（WPE）。 在一个实施例中，半导体层的掺杂不均匀。 例如，该层的大部分以低电平掺杂，其余部分以高得多的水平掺杂。 这可以导致用于较高掺杂材料的特定厚度的改进的WPE。

    METHODS AND APPARATUS FOR DITHER SELECTION
    7.
    发明申请
    METHODS AND APPARATUS FOR DITHER SELECTION 审中-公开
    用于选择的方法和装置

    公开(公告)号：US20120236021A1

    公开(公告)日：2012-09-20

    申请号：US13279192

    申请日：2011-10-21

    申请人： Manu Parmar ,  Jennifer Lee Gille ,  Alan Lewis

    发明人： Manu Parmar ,  Jennifer Lee Gille ,  Alan Lewis

    IPC分类号： G09G5/02 ,  G09G5/10

    CPC分类号： G09G3/3466 ,  G09G3/2044 ,  G09G3/2048 ,  G09G2310/0205 ,  G09G2310/04 ,  G09G2320/0261 ,  G09G2320/0613 ,  G09G2320/103 ,  G09G2340/0435

    摘要： Systems, methods and apparatus including computer programs encoded on computer storage media optimize display image quality under a variety of imaging environments. Dynamic frame streams such as those present in video applications may require a higher frame rate to adequately convey motion in the stream. A line multiplying image pipeline may be utilized for dynamic frames, which lowers the resolution of the displayed image. When dithering line multiplied images, a noise signal including asymmetrical high frequency components around zero frequency may be utilized. The display of static frames, such as photographs, may be achieved with acceptable image quality using a relatively lower display frame rate. Such a frame rate may enable the display of a high resolution image. A noise signal tailored for higher resolution, non line multiplied frames, such as a noise signal with symmetric high frequency components around zero frequency may be utilized for static frames.

    摘要翻译： 包括在计算机存储介质上编码的计算机程序的系统，方法和装置在各种成像环境下优化显示图像质量。 诸如在视频应用中存在的动态帧流可能需要更高的帧速率来充分地传送流中的运动。 行乘法图像管线可以用于动态帧，这降低了显示图像的分辨率。 当抖动线倍增图像时，可以利用包括零频率周围的不对称高频分量的噪声信号。 可以使用相对较低的显示帧速率，以可接受的图像质量来实现诸如照片的静态帧的显示。 这样的帧速率可以实现高分辨率图像的显示。 针对较高分辨率，非线相乘帧（例如具有零频率附近的对称高频分量的噪声信号）的噪声信号可用于静态帧。

    PASSIVE CIRCUITS FOR DE-MULTIPLEXING DISPLAY INPUTS
    10.
    发明申请
    PASSIVE CIRCUITS FOR DE-MULTIPLEXING DISPLAY INPUTS 失效
    用于多路复用显示输入的被动电路

    公开(公告)号：US20100321352A1

    公开(公告)日：2010-12-23

    申请号：US12855487

    申请日：2010-08-12

    申请人： Clarence Chui ,  Alan Lewis ,  Marc M. Mignard

    发明人： Clarence Chui ,  Alan Lewis ,  Marc M. Mignard

    IPC分类号： G09G5/00 ,  H01L33/02

    CPC分类号： G09G3/3466 ,  G02B26/001 ,  G09G2310/0218 ,  G09G2310/0267 ,  G09G2310/06 ,  G09G2330/021

    摘要： A display array which can reduce the row connections between the display and the driver circuit and methods of manufacturing and operating the same are disclosed. In one embodiment, a display device comprises an array of MEMS display elements and a plurality of voltage dividers coupled to the array and configured to provide row output voltages to drive the array, wherein each row is connected to at least two inputs joined by a voltage divider.

    摘要翻译： 公开了可以减少显示器和驱动电路之间的行连接的显示阵列及其制造和操作方法。 在一个实施例中，显示装置包括耦合到阵列的MEMS显示元件阵列和多个分压器，并且被配置为提供行输出电压以驱动阵列，其中每一行连接到由电压连接的至少两个输入 分隔线