公开(公告)号：US20130095497A1

公开(公告)日：2013-04-18

申请号：US13698924

申请日：2010-05-20

申请人： Hyun Gyu Park ,  Min-Ah Woo ,  Moon Il Kim ,  Sang-Joon Hwang ,  Dae-Yeon Cho

发明人： Hyun Gyu Park ,  Min-Ah Woo ,  Moon Il Kim ,  Sang-Joon Hwang ,  Dae-Yeon Cho

IPC分类号： C12Q1/68

CPC分类号： C12Q1/6897 ,  C12Q1/02 ,  G01N33/6815 ,  G01N2333/245

摘要： Provided are a microorganism for use in quantification of homocysteine and methionine and a method of quantifying homocysteine and methionine in a sample by using the microorganism.

摘要翻译： 提供用于定量同型半胱氨酸和甲硫氨酸的微生物以及通过使用微生物定量样品中同型半胱氨酸和甲硫氨酸的方法。

公开(公告)号：US08759021B2

公开(公告)日：2014-06-24

申请号：US13698924

申请日：2010-05-20

申请人： Hyun Gyu Park ,  Min-Ah Woo ,  Moon Il Kim ,  Sang-Joon Hwang ,  Dae-Yeon Cho

发明人： Hyun Gyu Park ,  Min-Ah Woo ,  Moon Il Kim ,  Sang-Joon Hwang ,  Dae-Yeon Cho

IPC分类号： C12Q1/02 ,  C12Q1/04 ,  C12P1/00 ,  C12N1/00 ,  C12N1/12 ,  C12N1/20

CPC分类号： C12Q1/6897 ,  C12Q1/02 ,  G01N33/6815 ,  G01N2333/245

摘要： Provided are a microorganism for use in quantification of homocysteine and methionine and a method of quantifying homocysteine and methionine in a sample by using the microorganism.

摘要翻译： 提供用于定量同型半胱氨酸和甲硫氨酸的微生物以及通过使用微生物定量样品中同型半胱氨酸和甲硫氨酸的方法。

公开(公告)号：US09336906B2

公开(公告)日：2016-05-10

申请号：US14503691

申请日：2014-10-01

申请人： Yun-Young Lee ,  Kyo-Min Sohn ,  Sang-Joon Hwang ,  Sung-Min Seo ,  Sang-Bo Lee ,  Nak-Won Heo

发明人： Yun-Young Lee ,  Kyo-Min Sohn ,  Sang-Joon Hwang ,  Sung-Min Seo ,  Sang-Bo Lee ,  Nak-Won Heo

IPC分类号： G11C7/00 ,  G11C29/00 ,  G11C11/406 ,  G11C17/16

CPC分类号： G11C11/40615 ,  G11C11/406 ,  G11C11/408 ,  G11C17/16 ,  G11C29/44 ,  G11C29/783 ,  G11C29/785 ,  G11C2029/4402

摘要： A semiconductor memory device includes a memory cell array, a repair control circuit and a refresh control circuit. The memory cell array includes a plurality of memory cells and a plurality of redundancy memory cells. The repair control circuit receives a repair command and performs a repair operation on a first defective memory cell among the plurality of memory cells during a repair mode. The semiconductor memory device may operate in a repair mode in response to the repair command. The refresh control circuit performs a refresh operation on non-defective ones of the plurality of memory cells during the repair mode.

摘要翻译： 半导体存储器件包括存储单元阵列，修复控制电路和刷新控制电路。 存储单元阵列包括多个存储单元和多个冗余存储单元。 修复控制电路在修复模式期间接收修复命令并对多个存储单元中的第一有缺陷存储单元执行修复操作。 半导体存储器件可以响应于修复命令在修复模式下操作。 刷新控制电路在修复模式期间对多个存储单元中的无缺陷存储单元执行刷新操作。

公开(公告)号：US20050152210A1

公开(公告)日：2005-07-14

申请号：US11021889

申请日：2004-12-23

申请人： Youn-Sik Park ,  Sang-Joon Hwang

发明人： Youn-Sik Park ,  Sang-Joon Hwang

IPC分类号： G11C7/10 ,  G11C7/22 ,  G11C8/00 ,  G11C11/4076

CPC分类号： G11C7/22 ,  G11C7/1012 ,  G11C7/1045 ,  G11C7/1066 ,  G11C7/1072 ,  G11C11/4076

摘要： A dual data rate dynamic random access memory (DDR DRAM) device may operate in dual DDR modes via a mode selection circuit configured to enable a Dual Data Rate (DDR) 1 mode of operation for the DDR DRAM or a DDR2 mode of operation for the DDR DRAM.

摘要翻译： 双数据速率动态随机存取存储器（DDR DRAM）设备可以通过模式选择电路在双DDR模式下工作，该模式选择电路被配置为使能DDR DRAM的双数据速率（DDR）1操作模式或DDR2操作模式 DDR DRAM。

公开(公告)号：US09087613B2

公开(公告)日：2015-07-21

申请号：US13753165

申请日：2013-01-29

申请人： Kyo-Min Sohn ,  Ho-Young Song ,  Sang-Joon Hwang ,  Cheol Kim ,  Dong-Hyun Sohn

发明人： Kyo-Min Sohn ,  Ho-Young Song ,  Sang-Joon Hwang ,  Cheol Kim ,  Dong-Hyun Sohn

IPC分类号： G11C29/00 ,  G11C29/44 ,  G06F11/27 ,  G06F11/20 ,  G11C29/56 ,  G01R31/3187 ,  G11B20/18 ,  G11C5/04 ,  G11C11/40 ,  G11C17/16 ,  G11C17/18 ,  G11C29/02

CPC分类号： G11C29/4401 ,  G01R31/3187 ,  G06F11/2053 ,  G06F11/27 ,  G11B20/1816 ,  G11C5/04 ,  G11C8/06 ,  G11C8/10 ,  G11C11/40 ,  G11C11/4078 ,  G11C11/4094 ,  G11C11/4096 ,  G11C17/16 ,  G11C17/18 ,  G11C29/027 ,  G11C29/36 ,  G11C29/42 ,  G11C29/44 ,  G11C29/56 ,  G11C29/56008 ,  G11C29/78 ,  G11C29/785 ,  G11C2029/4402 ,  G11C2029/5606

摘要： Provided are a method and an apparatus for repairing a memory cell in a memory test system. A test device detects a fail address by testing a memory device according to a test command, and temporarily stores the fail address in a fail address memory (FAM). The fail address is transmitted to the memory device according to a fail address transmission mode, is temporarily stored in a temporary fail address storage of the memory device, and is then stored in an anti-fuse array, which is a non-volatile storage device. To secure the reliability of data, stored data can be read to verify the data and a verification result can be transmitted in series or in parallel to the test device.

摘要翻译： 提供了一种用于修复存储器测试系统中的存储单元的方法和装置。 测试设备通过根据测试命令测试存储设备来检测故障地址，并将故障地址临时存储在故障地址存储器（FAM）中。 故障地址根据故障地址传输模式发送到存储设备，被临时存储在存储器件的暂时失效地址存储器中，然后存储在作为非易失性存储设备的反熔丝阵列 。 为了确保数据的可靠性，可以读取存储的数据以验证数据，并且验证结果可以与测试设备串联或并行传输。

公开(公告)号：US07133324B2

公开(公告)日：2006-11-07

申请号：US11021889

申请日：2004-12-23

申请人： Youn-Sik Park ,  Sang-Joon Hwang

发明人： Youn-Sik Park ,  Sang-Joon Hwang

IPC分类号： G11C8/00

CPC分类号： G11C7/22 ,  G11C7/1012 ,  G11C7/1045 ,  G11C7/1066 ,  G11C7/1072 ,  G11C11/4076

摘要： A dual data rate dynamic random access memory (DDR DRAM) device may operate in dual DDR modes via a mode selection circuit configured to enable a Dual Data Rate (DDR) 1 mode of operation for the DDR DRAM or a DDR2 mode of operation for the DDR DRAM.

摘要翻译： 双数据速率动态随机存取存储器（DDR DRAM）设备可以通过模式选择电路在双DDR模式下工作，该模式选择电路被配置为使能DDR DRAM的双数据速率（DDR）1操作模式或DDR2操作模式 DDR DRAM。

公开(公告)号：US20180068742A1

公开(公告)日：2018-03-08

申请号：US15795595

申请日：2017-10-27

申请人： Kyo-Min Sohn ,  Ho-Young Song ,  Sang-Joon Hwang ,  Cheol Kim ,  Dong-Hyun Sohn

发明人： Kyo-Min Sohn ,  Ho-Young Song ,  Sang-Joon Hwang ,  Cheol Kim ,  Dong-Hyun Sohn

IPC分类号： G11C29/44 ,  G11C17/16 ,  G11C11/4078 ,  G11C11/4094 ,  G11C11/4096 ,  G11C17/18 ,  G11C29/36 ,  G11C29/42 ,  G11C29/00

CPC分类号： G11C29/44 ,  G01R31/3187 ,  G06F11/2053 ,  G06F11/27 ,  G11B20/1816 ,  G11C5/04 ,  G11C8/06 ,  G11C8/10 ,  G11C11/40 ,  G11C11/4078 ,  G11C11/4094 ,  G11C11/4096 ,  G11C17/16 ,  G11C17/18 ,  G11C29/027 ,  G11C29/36 ,  G11C29/42 ,  G11C29/4401 ,  G11C29/56 ,  G11C29/56008 ,  G11C29/78 ,  G11C29/785 ,  G11C2029/4402 ,  G11C2029/5606

摘要： Provided are a method and an apparatus for repairing a memory cell in a memory test system. A test device detects a fail address by testing a memory device according to a test command, and temporarily stores the fail address in a fail address memory (FAM). The fail address is transmitted to the memory device according to a fail address transmission mode, is temporarily stored in a temporary fail address storage of the memory device, and is then stored in an anti-fuse array, which is a non-volatile storage device. To secure the reliability of data, stored data can be read to verify the data and a verification result can be transmitted in series or in parallel to the test device.

公开(公告)号：US07205799B2

公开(公告)日：2007-04-17

申请号：US11225915

申请日：2005-09-13

申请人： Hyun-Jin Kim ,  Seong-Jin Jang ,  Kwang-II Park ,  Sang-Joon Hwang ,  Ho-Young Song ,  Ho-Kyong Lee ,  Woo-Jin Lee

发明人： Hyun-Jin Kim ,  Seong-Jin Jang ,  Kwang-II Park ,  Sang-Joon Hwang ,  Ho-Young Song ,  Ho-Kyong Lee ,  Woo-Jin Lee

IPC分类号： H03K3/00

CPC分类号： H03F3/45

摘要： We describe an input buffer having a stabilized operating point and an associated method. An input buffer may include a first differential amplifying unit to generate a first output signal having a first operating point and a second differential amplifying unit to generate a second output signal having a second operating point. An output control circuit varies respective weights of the first and second output signals responsive to an output control signal. The first differential amplifying unit may operate responsive to a reference voltage and an input voltage signal. The second differential amplifying unit may operate responsive to the reference voltage and the input voltage signal. The first operating point may be relatively higher than the second operating point.

摘要翻译： 我们描述具有稳定的工作点和相关方法的输入缓冲器。 输入缓冲器可以包括第一差分放大单元，用于产生具有第一工作点的第一输出信号和第二差分放大单元，以产生具有第二工作点的第二输出信号。 响应于输出控制信号，输出控制电路改变第一和第二输出信号的各个权重。 第一差分放大单元可以响应于参考电压和输入电压信号而进行操作。 第二差分放大单元可以响应于参考电压和输入电压信号而工作。 第一工作点可以相对高于第二工作点。

公开(公告)号：US20060083079A1

公开(公告)日：2006-04-20

申请号：US11252535

申请日：2005-10-18

申请人： Sang-Joon Hwang ,  Dong-Jin Lee ,  Jung-Bae Lee

发明人： Sang-Joon Hwang ,  Dong-Jin Lee ,  Jung-Bae Lee

IPC分类号： G11C16/04

CPC分类号： G11C7/1051 ,  G11C5/147 ,  G11C7/1048 ,  G11C7/1057

摘要： A data output buffer includes an output terminal, a buffer and a pull-down driver. The output terminal is coupled to a first end of a transmission line, the transmission line being coupled to a pull-up termination resistor at a second end. The buffer pulls up the output terminal to a first power supply voltage and pulls down the output terminal to a second power supply voltage based on an output data signal. The pull-down driver pre-emphasizes an initial stage of a pull-down driving operation of the output terminal based on the output data.

摘要翻译： 数据输出缓冲器包括输出端子，缓冲器和下拉驱动器。 输出端耦合到传输线的第一端，传输线在第二端耦合到上拉终端电阻。 缓冲器将输出端上拉至第一电源电压，并根据输出数据信号将输出端拉低至第二电源电压。 下拉驱动器基于输出数据预先强调输出端子的下拉驱动操作的初始阶段。

公开(公告)号：US20060066364A1

公开(公告)日：2006-03-30

申请号：US11225915

申请日：2005-09-13

申请人： Hyun-Jin Kim ,  Seong-Jin Jang ,  Kwang-Il Park ,  Sang-Joon Hwang ,  Ho-Young Song ,  Ho-Kyong Lee ,  Woo-Jin Lee

发明人： Hyun-Jin Kim ,  Seong-Jin Jang ,  Kwang-Il Park ,  Sang-Joon Hwang ,  Ho-Young Song ,  Ho-Kyong Lee ,  Woo-Jin Lee

IPC分类号： H03B1/00

CPC分类号： H03F3/45

摘要： We describe an input buffer having a stabilized operating point and an associated method. An input buffer may include a first differential amplifying unit to generate a first output signal having a first operating point and a second differential amplifying unit to generate a second output signal having a second operating point. An output control circuit varies respective weights of the first and second output signals responsive to an output control signal. The first differential amplifying unit may operate responsive to a reference voltage and an input voltage signal. The second differential amplifying unit may operate responsive to the reference voltage and the input voltage signal. The first operating point may be relatively higher than the second operating point.

摘要翻译： 我们描述具有稳定的工作点和相关方法的输入缓冲器。 输入缓冲器可以包括：第一差分放大单元，用于产生具有第一工作点的第一输出信号和第二差分放大单元，以产生具有第二工作点的第二输出信号。 响应于输出控制信号，输出控制电路改变第一和第二输出信号的各个权重。 第一差分放大单元可以响应于参考电压和输入电压信号而进行操作。 第二差分放大单元可以响应于参考电压和输入电压信号而工作。 第一工作点可以相对高于第二工作点。