公开(公告)号：US20050273633A1

公开(公告)日：2005-12-08

申请号：US10859892

申请日：2004-06-02

申请人： Jeffrey Wilcox ,  Shivnandan Kaushik ,  Stephen Gunther ,  Devadatta Bodas ,  Siva Ramakrishnan ,  David Poisner ,  Bernard Lint ,  Lance Hacking

发明人： Jeffrey Wilcox ,  Shivnandan Kaushik ,  Stephen Gunther ,  Devadatta Bodas ,  Siva Ramakrishnan ,  David Poisner ,  Bernard Lint ,  Lance Hacking

IPC分类号： G06F1/26 ,  G06F1/32 ,  G06F12/08

CPC分类号： G06F1/3203

摘要： Systems and methods of managing power provide for receiving notification of a pending power state transition and using coordination hardware to determine whether the power state transition in a primary device is permitted by a set of secondary devices. In one embodiment, the primary device shares a resource with the set of secondary devices.

摘要翻译： 管理电力的系统和方法提供接收待决功率状态转换的通知并使用协调硬件来确定主设备中的电力状态转换是否被一组辅助设备所允许。 在一个实施例中，主设备与该组次级设备共享资源。

公开(公告)号：US20060080461A1

公开(公告)日：2006-04-13

申请号：US10859656

申请日：2004-06-02

申请人： Jeffrey Wilcox ,  Shivnandan Kaushik ,  Stephen Gunther ,  Devadatta Bodas ,  Siva Ramakrishnan ,  Bernard Lint ,  Lance Hacking

发明人： Jeffrey Wilcox ,  Shivnandan Kaushik ,  Stephen Gunther ,  Devadatta Bodas ,  Siva Ramakrishnan ,  Bernard Lint ,  Lance Hacking

IPC分类号： G06F15/173

CPC分类号： H04L12/12 ,  Y02D50/40 ,  Y02D50/42

摘要： A method is described that, in order to change an operational state of a resource within a computing system that is shared by components of the computing system so that the computing system's power consumption is altered, sends a packet over one or more nodal hops within a packet based network within the computing system. The packet contains information pertaining to the power consumption alteration.

摘要翻译： 描述了一种方法，为了改变由计算系统的组件共享的计算系统内的资源的操作状态，使得计算系统的功耗被改变，则在一个或多个节点内发送分组 计算系统内基于分组的网络。 该数据包包含有关功耗变化的信息。

公开(公告)号：US20050273635A1

公开(公告)日：2005-12-08

申请号：US10871638

申请日：2004-06-17

申请人： Jeffrey Wilcox ,  Shivnandan Kaushik ,  Stephen Gunther ,  Devadatta Bodas ,  Siva Ramakrishnan ,  David Poisner ,  Lance Hacking

发明人： Jeffrey Wilcox ,  Shivnandan Kaushik ,  Stephen Gunther ,  Devadatta Bodas ,  Siva Ramakrishnan ,  David Poisner ,  Lance Hacking

IPC分类号： G06F1/26 ,  G06F1/30 ,  G06F1/32

CPC分类号： G06F1/26 ,  G06F1/3203 ,  G06F1/3246 ,  G06F1/3287 ,  Y02D10/171 ,  Y10T307/438

摘要： Methods and apparatuses for coordination of power state management in and electronic system.

摘要翻译： 电力系统管理与电力系统协调的方法与装置。

公开(公告)号：US20050262365A1

公开(公告)日：2005-11-24

申请号：US10850775

申请日：2004-05-21

申请人： Bernard Lint ,  Alon Naveh ,  Shivnandan Kaushik ,  Jeffrey Wilcox ,  Lance Hacking ,  Ping Sager ,  Kushagra Vaid ,  Todd Dutton

发明人： Bernard Lint ,  Alon Naveh ,  Shivnandan Kaushik ,  Jeffrey Wilcox ,  Lance Hacking ,  Ping Sager ,  Kushagra Vaid ,  Todd Dutton

IPC分类号： G06F1/26

CPC分类号： G06F11/3419 ,  G06F11/3452 ,  G06F11/3466 ,  G06F2201/88 ,  Y02D10/34

摘要： A mechanism for P-state feedback to operating system (OS) with hardware coordination is described herein. In one embodiment, an example of a process includes, but is not limited to, receiving data from a processor representing an average performance over a pervious period of time, and determining a performance state (P-state) for a next period of time based in part on the data representing the average performance over the previous period of time. Other methods and apparatuses are also described.

摘要翻译： 本文描述了具有硬件协调的对操作系统（OS）的P状态反馈的机制。 在一个实施例中，过程的示例包括但不限于从处理器接收表示在一段时间内的平均性能的数据，以及基于下一个时间段确定性能状态（P状态） 部分来自表示前一段时间内的平均表现的数据。 还描述了其它方法和装置。

公开(公告)号：US20150186232A1

公开(公告)日：2015-07-02

申请号：US14141099

申请日：2013-12-26

申请人： Jeremy Conner ,  Sabar Souag ,  Karunakara Kotary ,  Victor Ruybalid ,  Noel Eck ,  Ramana Rachakonda ,  Sankaran Menon ,  Lance Hacking

发明人： Jeremy Conner ,  Sabar Souag ,  Karunakara Kotary ,  Victor Ruybalid ,  Noel Eck ,  Ramana Rachakonda ,  Sankaran Menon ,  Lance Hacking

IPC分类号： G06F11/22 ,  G06F11/26

CPC分类号： G06F11/2268 ,  G06F11/26 ,  G06F11/3024 ,  G06F11/3082 ,  G06F11/3086 ,  G06F11/3476 ,  G06F11/3656 ,  G06F2201/835 ,  G06F2201/865

摘要： Techniques of debugging a computing system are described herein. The techniques may include generating debug data at agents in the computing system. The techniques may include recording the debug data at a storage element, wherein the storage element is disposed in a non-core portion of the circuit interconnect accessible to the agents.

摘要翻译： 这里描述了调试计算系统的技术。 这些技术可以包括在计算系统中的代理处生成调试数据。 这些技术可以包括将调试数据记录在存储元件处，其中存储元件设置在代理可访问的电路互连的非核心部分中。

公开(公告)号：US08050177B2

公开(公告)日：2011-11-01

申请号：US12060157

申请日：2008-03-31

申请人： Lance Hacking ,  Ramana Rachakonda ,  Belliappa Kuttanna ,  Rajesh Patel

发明人： Lance Hacking ,  Ramana Rachakonda ,  Belliappa Kuttanna ,  Rajesh Patel

IPC分类号： G01R31/08 ,  G06F11/00 ,  G08C15/00

CPC分类号： G06F1/3287 ,  G06F1/3203 ,  G06F1/3243 ,  G06F13/42 ,  G06F15/17306 ,  Y02D10/151 ,  Y02D10/152 ,  Y02D10/171

摘要： An interconnect bandwidth throttler is disclosed. The interconnect bandwidth throttler turns off the interconnect, based on whether a maximum number of transactions has take place within a predetermined throttle window. Both the maximum number of transactions and the throttle window are adjustable.

摘要翻译： 公开了一种互连带宽调节器。 基于在预定的节气门窗口内是否发生最大数量的交易，互连带宽调节器关闭互连。 最大交易数量和油门窗口均可调。

公开(公告)号：US6073210A

公开(公告)日：2000-06-06

申请号：US53377

申请日：1998-03-31

申请人： Salvador Palanca ,  Vladimir Pentkovski ,  Subramaniam Maiyuran ,  Lance Hacking ,  Roger A. Golliver ,  Shreekant S. Thakkar

发明人： Salvador Palanca ,  Vladimir Pentkovski ,  Subramaniam Maiyuran ,  Lance Hacking ,  Roger A. Golliver ,  Shreekant S. Thakkar

IPC分类号： G06F12/08 ,  G06F13/16 ,  G06F13/14 ,  G06F12/00

CPC分类号： G06F13/1631 ,  G06F12/0802

摘要： The present invention discloses a method and apparatus for synchronizing weakly ordered write combining operations. A memory controller has a buffer to service memory accesses. A store fence instruction is dispatched to the memory controller. If the buffer contains at least a data written by at least one of the weakly ordered write combining operations prior to the store fence instruction, then the store fence instruction is blocked until a block in the buffer containing the data is globally observed. If the buffer does not contain any data written by at least one of the write combining operations prior to the store fence instruction, then the store fence instruction is accepted by the memory controller.

摘要翻译： 本发明公开了一种用于使弱顺序的写入组合操作同步的方法和装置。 存储器控制器具有用于服务存储器访问的缓冲器。 存储栏指令被发送到存储器控制器。 如果缓冲区至少包含由存储栏指令之前的弱顺序写入组合操作中的至少一个写入的数据，则存储栅栏指令被阻止，直到包含数据的缓冲区中的块被全局观察到。 如果在存储栏指令之前缓冲器不包含写入组合操作中的至少一个写入的任何数据，则存储器控制器接受存储栅栏指令。

公开(公告)号：US08289850B2

公开(公告)日：2012-10-16

申请号：US13241738

申请日：2011-09-23

申请人： Lance Hacking ,  Ramana Rachakonda ,  Belliappa Kuttanna ,  Rajesh Patel

发明人： Lance Hacking ,  Ramana Rachakonda ,  Belliappa Kuttanna ,  Rajesh Patel

IPC分类号： H04L12/28 ,  H04J1/16 ,  G08C15/00 ,  G06F11/00 ,  G01R31/08

CPC分类号： G06F1/3287 ,  G06F1/3203 ,  G06F1/3243 ,  G06F13/42 ,  G06F15/17306 ,  Y02D10/151 ,  Y02D10/152 ,  Y02D10/171

摘要： An interconnect bandwidth throttler is disclosed. The interconnect bandwidth throttler turns off the interconnect, based on whether a maximum number of transactions has taken place within a predetermined throttle window. Both the maximum number of transactions and the throttle window are adjustable. Characteristics such as performance, thermal considerations, and average power are adjustable using the interconnect bandwidth throttler.

摘要翻译： 公开了一种互连带宽调节器。 基于在预定的节气门窗口内是否发生了最大数量的交易，互连带宽调节器关闭互连。 最大交易数量和油门窗口均可调。 使用互连带宽调节器可以调整性能，散热和平均功耗等特性。

公开(公告)号：US20090228736A1

公开(公告)日：2009-09-10

申请号：US12042985

申请日：2008-03-05

申请人： Eric L. Hendrickson ,  Sanjoy Mondal ,  Larry Thatcher ,  William Hodges ,  Lance Hacking ,  Sankaran Menon

发明人： Eric L. Hendrickson ,  Sanjoy Mondal ,  Larry Thatcher ,  William Hodges ,  Lance Hacking ,  Sankaran Menon

IPC分类号： G06F1/04

CPC分类号： G06F1/12

摘要： A technique to promote determinism among multiple clocking domains within a computer system or integrated circuit, In one embodiment, one or more execution units are placed in a deterministic state with respect to multiple clocks within a processor system having a number of different clocking domains.

摘要翻译： 一种用于促进计算机系统或集成电路内的多个时钟域之间的确定性的技术。在一个实施例中，一个或多个执行单元相对于具有多个不同计时域的处理器系统内的多个时钟被置于确定性状态。

公开(公告)号：US20050235067A1

公开(公告)日：2005-10-20

申请号：US10828872

申请日：2004-04-20

申请人： Kenneth Creta ,  Aaron Spink ,  Lance Hacking ,  Sridhar Muthrasanallur ,  Jasmin Ajanovic

发明人： Kenneth Creta ,  Aaron Spink ,  Lance Hacking ,  Sridhar Muthrasanallur ,  Jasmin Ajanovic

IPC分类号： G06F13/14 ,  G06F13/40

CPC分类号： G06F13/4027

摘要： Systems and methods of processing write transactions provide for combining write transactions on an input/output (I/O) hub according to a protocol between the I/O hub and a processor. Data associated with the write transactions can be flushed to an I/O device without the need for proprietary software and specialized registers within the I/O device.

摘要翻译： 处理写事务的系统和方法提供了根据I / O集线器和处理器之间的协议在输入/输出（I / O）集线器上组合写事务。 与写入事务相关的数据可以刷新到I / O设备，而不需要I / O设备内的专有软件和专用寄存器。