公开(公告)号：US07208409B2

公开(公告)日：2007-04-24

申请号：US11073982

申请日：2005-03-07

申请人： Jiong-Ping Lu ,  Duofeng Yue ,  Xiaozhan Liu ,  Donald S. Miles ,  Lance S. Robertson

发明人： Jiong-Ping Lu ,  Duofeng Yue ,  Xiaozhan Liu ,  Donald S. Miles ,  Lance S. Robertson

IPC分类号： H01L21/44 ,  H01L21/336 ,  H01L21/8234

CPC分类号： H01L29/665 ,  H01L21/26506 ,  H01L21/28518 ,  H01L29/7833

摘要： Fluorine containing regions (70) are formed in the source and drain regions (60) of the MOS transistor. A metal layer (90) is formed over the fluorine containing regions (70) and the source and drain regions (60). The metal layer is reacted with the underlying fluorine containing regions to form a metal silicide.

摘要翻译： 含氟区域（70）形成在MOS晶体管的源区和漏区（60）中。 在含氟区域（70）和源极和漏极区域（60）之上形成金属层（90）。 金属层与下面的含氟区域反应以形成金属硅化物。

公开(公告)号：US07029967B2

公开(公告)日：2006-04-18

申请号：US10896599

申请日：2004-07-21

申请人： Song Zhao ,  Sue E. Crank ,  Amitava Chatterjee ,  Kaiping Liu ,  Jiong-Ping Lu ,  Donald S. Miles ,  Duofeng Yue ,  Lance S. Robertson

发明人： Song Zhao ,  Sue E. Crank ,  Amitava Chatterjee ,  Kaiping Liu ,  Jiong-Ping Lu ,  Donald S. Miles ,  Duofeng Yue ,  Lance S. Robertson

IPC分类号： H01L21/8238 ,  H01L21/331

CPC分类号： H01L21/823814 ,  H01L21/26506 ,  H01L21/28518 ,  H01L21/823835 ,  H01L29/665

摘要： A method for forming metal silicide regions in source and drain regions (160, 170) is described. Prior to the thermal annealing of the source and drain regions (160, 170), germanium is implanted into a semiconductor substrate adjacent to sidewall structures (90, 95) formed adjacent gate structures (60, 70). The position of the implanted germanium species in the semiconductor substrate will overlap the source and drain regions (160, 170). Following thermal annealing of the source and drain regions (160, 170), the implanted germanium prevents the formation of metal silicide spikes.

摘要翻译： 描述了在源区和漏区（160,170）中形成金属硅化物区域的方法。 在源极和漏极区域（160,170）的热退火之前，将锗注入到与栅极结构（60,70）相邻形成的侧壁结构（90,95）附近的半导体衬底中。 植入的锗物质在半导体衬底中的位置将与源区和漏区（160,170）重叠。 在源极和漏极区域（160,170）的热退火之后，注入的锗防止形成金属硅化物尖峰。

公开(公告)号：US20050208764A1

公开(公告)日：2005-09-22

申请号：US11073982

申请日：2005-03-07

申请人： Jiong-Ping Lu ,  Duofeng Yue ,  Xiaozhan Liu ,  Donald Miles ,  Lance Robertson

发明人： Jiong-Ping Lu ,  Duofeng Yue ,  Xiaozhan Liu ,  Donald Miles ,  Lance Robertson

IPC分类号： H01L21/265 ,  H01L21/285 ,  H01L21/336 ,  H01L21/44 ,  H01L21/4763 ,  H01L29/78

CPC分类号： H01L29/665 ,  H01L21/26506 ,  H01L21/28518 ,  H01L29/7833

摘要： Fluorine containing regions (70) are formed in the source and drain regions (60) of the MOS transistor. A metal layer (90) is formed over the fluorine containing regions (70) and the source and drain regions (60). The metal layer is reacted with the underlying fluorine containing regions to form a metal silicide.

摘要翻译： 含氟区域（70）形成在MOS晶体管的源区和漏区（60）中。 在含氟区域（70）和源极和漏极区域（60）之上形成金属层（90）。 金属层与下面的含氟区域反应以形成金属硅化物。

公开(公告)号：US07422968B2

公开(公告)日：2008-09-09

申请号：US10901756

申请日：2004-07-29

申请人： Jiong-Ping Lu ,  Clint Montgomery ,  Lindsey Hall ,  Donald Miles ,  Duofeng Yue ,  Thomas D. Bonifiield

发明人： Jiong-Ping Lu ,  Clint Montgomery ,  Lindsey Hall ,  Donald Miles ,  Duofeng Yue ,  Thomas D. Bonifiield

IPC分类号： H01L21/425

CPC分类号： H01L21/823835 ,  H01L21/02057 ,  H01L21/0206 ,  H01L21/02068 ,  H01L27/0629 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： The present invention provides a method for manufacturing a semiconductor device, and a method for manufacturing an integrated circuit including the semiconductor devices. The method for manufacturing a semiconductor device (100) , among other steps, includes forming a gate structure (120) over a substrate (110) and forming source/drain regions (190) in the substrate (110) proximate the gate structure (120). The method further includes subjecting the gate structure (120) and substrate (110) to a dry etch process and placing fluorine in the source/drain regions to form fluorinated source/drains (320) subsequent to subjecting the gate structure (120) and substrate (110) to the dry etch process. Thereafter, the method includes forming metal silicide regions (510, 520) in the gate structure (120) and the fluorinated source/drains (320).

摘要翻译： 本发明提供一种半导体器件的制造方法以及包括该半导体器件的集成电路的制造方法。 除了其他步骤之外，用于制造半导体器件（100）的方法包括在衬底（110）上形成栅极结构（120）并且在栅极结构（120）附近的衬底（110）中形成源极/漏极区域（190） ）。 该方法还包括对栅极结构（120）和衬底（110）进行干蚀刻工艺，并且在将栅极结构（120）和衬底（120）经受栅极结构（120）和衬底 （110）到干蚀刻工艺。 此后，该方法包括在栅极结构（120）和氟化源极/漏极（320）中形成金属硅化物区域（510,520）。

公开(公告)号：US20060024938A1

公开(公告)日：2006-02-02

申请号：US10901697

申请日：2004-07-29

申请人： Duofeng Yue ,  Peijun Chen ,  Jiong-Ping Lu ,  Thomas Bonifield ,  Noel Russell

发明人： Duofeng Yue ,  Peijun Chen ,  Jiong-Ping Lu ,  Thomas Bonifield ,  Noel Russell

IPC分类号： H01L21/336 ,  H01L21/3205 ,  H01L21/4763

CPC分类号： H01L29/6656 ,  H01L21/823814 ,  H01L29/665 ,  H01L29/6653

摘要： The present invention provides a method for manufacturing a semiconductor device, and a method for manufacturing an integrated circuit including the semiconductor device, and a semiconductor device. The method for manufacturing a semiconductor device, among other steps, includes forming source/drain regions (290) in a substrate (210), the source/drain regions (290) located proximate a gate structure having sidewall spacers (270) and positioned over the substrate (210), and modifying a footprint of the sidewall spacers (270) by forming protective regions (410) proximate a base of the sidewall spacers (270). The method further includes forming metal silicide regions (610) in the source/drain regions (290).

摘要翻译： 本发明提供一种半导体器件的制造方法以及包括该半导体器件的集成电路的制造方法以及半导体器件。 除了其他步骤之外，制造半导体器件的方法包括在衬底（210）中形成源极/漏极区域（290），源/漏极区域（290）位于具有侧壁间隔物（270）的栅极结构附近并定位在 衬底（210），并且通过在侧壁间隔物（270）的基部附近形成保护区（410）来修改侧壁间隔物（270）的覆盖区。 该方法还包括在源/漏区（290）中形成金属硅化物区（610）。

公开(公告)号：US20060024935A1

公开(公告)日：2006-02-02

申请号：US10903319

申请日：2004-07-30

申请人： Duofeng Yue ,  Peijun Chen ,  Sue Crank ,  Thomas Bonifield ,  Jiong-Ping Lu ,  Jie-Jie Xu

发明人： Duofeng Yue ,  Peijun Chen ,  Sue Crank ,  Thomas Bonifield ,  Jiong-Ping Lu ,  Jie-Jie Xu

IPC分类号： H01L21/28

CPC分类号： H01L21/26506 ,  H01L21/26513 ,  H01L21/28518 ,  H01L29/6659

摘要： The present invention provides a method of manufacturing a metal silicide electrode (100) for a semiconductor device (110). The method comprises implanting small atoms into an nMOS semiconductor substrate (130) to a depth (132) no greater than about 30 nanometers into the nMOS semiconductor substrate. The method further comprises depositing a transition metal layer (400) over the nMOS semiconductor substrate. The transition metal layer and the nMOS semiconductor substrate are reacted to form the metal silicide electrode. Other aspects of the present invention include a method of manufacturing an integrated circuit (700).

摘要翻译： 本发明提供一种制造用于半导体器件（110）的金属硅化物电极（100）的方法。 该方法包括将小原子注入nMOS半导体衬底（130）至nMOS半导体衬底中不大于约30纳米的深度（132）。 该方法还包括在nMOS半导体衬底上沉积过渡金属层（400）。 使过渡金属层和nMOS半导体衬底反应以形成金属硅化物电极。 本发明的其它方面包括制造集成电路（700）的方法。

公开(公告)号：US07199032B2

公开(公告)日：2007-04-03

申请号：US10903319

申请日：2004-07-30

申请人： Duofeng Yue ,  Peijun J. Chen ,  Sue Ellen Crank ,  Thomas D. Bonifield ,  Jiong-Ping Lu ,  Jie-Jie Xu

发明人： Duofeng Yue ,  Peijun J. Chen ,  Sue Ellen Crank ,  Thomas D. Bonifield ,  Jiong-Ping Lu ,  Jie-Jie Xu

IPC分类号： H01L21/28 ,  H01L21/44

CPC分类号： H01L21/26506 ,  H01L21/26513 ,  H01L21/28518 ,  H01L29/6659

摘要： The present invention provides a method of manufacturing a metal silicide electrode (100) for a semiconductor device (110). The method comprises implanting small atoms into an nMOS semiconductor substrate (130) to a depth (132) no greater than about 30 nanometers into the nMOS semiconductor substrate. The method further comprises depositing a transition metal layer (400) over the nMOS semiconductor substrate. The transition metal layer and the nMOS semiconductor substrate are reacted to form the metal silicide electrode. Other aspects of the present invention include a method of manufacturing an integrated circuit (700).

摘要翻译： 本发明提供一种制造用于半导体器件（110）的金属硅化物电极（100）的方法。 该方法包括将小原子注入nMOS半导体衬底（130）至nMOS半导体衬底中不大于约30纳米的深度（132）。 该方法还包括在nMOS半导体衬底上沉积过渡金属层（400）。 使过渡金属层和nMOS半导体衬底反应以形成金属硅化物电极。 本发明的其它方面包括制造集成电路（700）的方法。

公开(公告)号：US20060024882A1

公开(公告)日：2006-02-02

申请号：US10901756

申请日：2004-07-29

申请人： Jiong-Ping Lu ,  Clint Montgomery ,  Lindsey Hall ,  Donald Miles ,  Duofeng Yue ,  Thomas Bonifield

发明人： Jiong-Ping Lu ,  Clint Montgomery ,  Lindsey Hall ,  Donald Miles ,  Duofeng Yue ,  Thomas Bonifield

IPC分类号： H01L21/336

CPC分类号： H01L21/823835 ,  H01L21/02057 ,  H01L21/0206 ,  H01L21/02068 ,  H01L27/0629 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： The present invention provides a method for manufacturing a semiconductor device, and a method for manufacturing an integrated circuit including the semiconductor devices. The method for manufacturing a semiconductor device (100) , among other steps, includes forming a gate structure (120) over a substrate (110) and forming source/drain regions (190) in the substrate (110) proximate the gate structure (120). The method further includes subjecting the gate structure (120) and substrate (110) to a dry etch process and placing fluorine in the source/drain regions to form fluorinated source/drains (320) subsequent to subjecting the gate structure (120) and substrate (110) to the dry etch process. Thereafter, the method includes forming metal silicide regions (510, 520) in the gate structure (120) and the fluorinated source/drains (320).

摘要翻译： 本发明提供一种半导体器件的制造方法以及包括该半导体器件的集成电路的制造方法。 除了其他步骤之外，用于制造半导体器件（100）的方法包括在衬底（110）上形成栅极结构（120）并且在栅极结构（120）附近的衬底（110）中形成源极/漏极区域（190） ）。 该方法还包括对栅极结构（120）和衬底（110）进行干蚀刻工艺，并且在将栅极结构（120）和衬底（120）经受栅极结构（120）和衬底 （110）到干蚀刻工艺。 此后，该方法包括在栅极结构（120）和氟化源极/漏极（320）中形成金属硅化物区域（510,520）。

公开(公告)号：US20060019478A1

公开(公告)日：2006-01-26

申请号：US10896599

申请日：2004-07-21

申请人： Song Zhao ,  Sue Crank ,  Amitava Chatterjee ,  Kaiping Liu ,  Jiong-Ping Lu ,  Donald Miles ,  Duofeng Yue ,  Lance Robertson

发明人： Song Zhao ,  Sue Crank ,  Amitava Chatterjee ,  Kaiping Liu ,  Jiong-Ping Lu ,  Donald Miles ,  Duofeng Yue ,  Lance Robertson

IPC分类号： H01L21/28

CPC分类号： H01L21/823814 ,  H01L21/26506 ,  H01L21/28518 ,  H01L21/823835 ,  H01L29/665

摘要： A method for forming metal silicide regions in source and drain regions (160, 170) is described. Prior to the thermal annealing of the source and drain regions (160, 170), germanium is implanted into a semiconductor substrate adjacent to sidewall structures (90, 95) formed adjacent gate structures (60, 70). The position of the implanted germanium species in the semiconductor substrate will overlap the source and drain regions (160, 170). Following thermal annealing of the source and drain regions (160, 170), the implanted germanium prevents the formation of metal silicide spikes.

公开(公告)号：US20100032801A1

公开(公告)日：2010-02-11

申请号：US12538735

申请日：2009-08-10

申请人： Jarvis Benjamin Jacobs ,  Max Walthour Lippitt ,  Scott Kelly Montgomery ,  Robert William Murto ,  Byron Lovell Williams ,  Duofeng Yue

发明人： Jarvis Benjamin Jacobs ,  Max Walthour Lippitt ,  Scott Kelly Montgomery ,  Robert William Murto ,  Byron Lovell Williams ,  Duofeng Yue

IPC分类号： H01L29/92 ,  H01L21/02

CPC分类号： H01L28/91 ,  H01L23/5223 ,  H01L27/0207 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2924/13091 ,  H01L2924/19105 ,  H01L2924/00014 ,  H01L2924/00

摘要： An capacitor is formed in an interlevel dielectric (ILD) layer of the integrated circuit (IC) by etching vertical trenches through the ILD and depositing conformal layers of a bottom electrode metal, a capacitor dielectric and a top electrode metal. The capacitor can attain a capacitance density of 20 nanofarads/mm2 in a 1 micron thick ILD, and is suitable for replacing external capacitors in a circuit containing the IC with external circuit elements. The disclosed fabrication methods are compatible with aluminum or copper interconnects.

摘要翻译： 通过蚀刻通过ILD的垂直沟槽并沉积底部电极金属，电容器电介质和顶部电极金属的共形层，在集成电路（IC）的层间电介质（ILD）层中形成电容器。 电容器可以在1微米厚的ILD中获得20纳法/ mm2的电容密度，并且适合于用包含外部电路元件的IC封装的电路中替换外部电容器。 所公开的制造方法与铝或铜互连相兼容。