利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

87 条记录 (耗时 0.028 秒)

    ELECTRONIC SYNAPSES FOR REINFORCEMENT LEARNING
    2.
    发明申请
    ELECTRONIC SYNAPSES FOR REINFORCEMENT LEARNING 有权
    用于加强学习的电子技术

    公开(公告)号：US20140310220A1

    公开(公告)日：2014-10-16

    申请号：US12982505

    申请日：2010-12-30

    申请人： Leland Chang ,  Dharmendra S. Modha ,  Robert K. Montoye

    发明人： Leland Chang ,  Dharmendra S. Modha ,  Robert K. Montoye

    IPC分类号： G06N3/08

    CPC分类号： G06N3/08 ,  G06N3/063 ,  G06N3/0635 ,  G11C11/54

    摘要： Embodiments of the invention provide electronic synapse devices for reinforcement learning. An electronic synapse is configured for interconnecting a pre-synaptic electronic neuron and a post-synaptic electronic neuron. The electronic synapse comprises memory elements configured for storing a state of the electronic synapse and storing meta information for updating the state of the electronic synapse. The electronic synapse further comprises an update module configured for updating the state of the electronic synapse based on the meta information in response to an update signal for reinforcement learning. The update module is configured for updating the state of the electronic synapse based on the meta information, in response to a delayed update signal for reinforcement learning based on a learning rule.

    摘要翻译： 本发明的实施例提供用于加强学习的电子突触装置。 配置电子突触以互连预突触电子神经元和突触后电子神经元。 电子突触包括配置用于存储电子突触的状态并存储用于更新电子突触的状态的元信息的存储器元件。 电子突变还包括更新模块，该更新模块被配置为响应于用于加强学习的更新信号，基于元信息来更新电子突触的状态。 更新模块被配置为响应于用于基于学习规则的加强学习的延迟更新信号，基于元信息来更新电子突触的状态。

    Electronic synapses for reinforcement learning
    5.
    发明授权
    Electronic synapses for reinforcement learning 有权
    加强学习的电子突触

    公开(公告)号：US08892487B2

    公开(公告)日：2014-11-18

    申请号：US12982505

    申请日：2010-12-30

    申请人： Leland Chang ,  Dharmendra S. Modha ,  Robert K. Montoye

    发明人： Leland Chang ,  Dharmendra S. Modha ,  Robert K. Montoye

    IPC分类号： G06F15/18

    CPC分类号： G06N3/08 ,  G06N3/063 ,  G06N3/0635 ,  G11C11/54

    摘要： Embodiments of the invention provide electronic synapse devices for reinforcement learning. An electronic synapse is configured for interconnecting a pre-synaptic electronic neuron and a post-synaptic electronic neuron. The electronic synapse comprises memory elements configured for storing a state of the electronic synapse and storing meta information for updating the state of the electronic synapse. The electronic synapse further comprises an update module configured for updating the state of the electronic synapse based on the meta information in response to an update signal for reinforcement learning. The update module is configured for updating the state of the electronic synapse based on the meta information, in response to a delayed update signal for reinforcement learning based on a learning rule.

    摘要翻译： 本发明的实施例提供用于加强学习的电子突触装置。 配置电子突触以互连预突触电子神经元和突触后电子神经元。 电子突触包括配置用于存储电子突触的状态并存储用于更新电子突触的状态的元信息的存储器元件。 电子突变还包括更新模块，该更新模块被配置为响应于用于加强学习的更新信号，基于元信息来更新电子突触的状态。 更新模块被配置为响应于用于基于学习规则的加强学习的延迟更新信号，基于元信息来更新电子突触的状态。

    Sense scheme for phase change material content addressable memory
    7.
    发明授权
    Sense scheme for phase change material content addressable memory 有权
    相变材料内容可寻址存储器的感应方案

    公开(公告)号：US08687398B2

    公开(公告)日：2014-04-01

    申请号：US13407813

    申请日：2012-02-29

    申请人： Leland Chang ,  Chung H. Lam ,  Jing Li ,  Robert K. Montoye

    发明人： Leland Chang ,  Chung H. Lam ,  Jing Li ,  Robert K. Montoye

    IPC分类号： G11C15/00

    CPC分类号： G11C15/00

    摘要： A sensing circuit and method for sensing match lines in content addressable memory. The sensing circuit includes an inverter electrically coupled in a feedback loop to a match line. The inverter includes an inverting threshold of the match line. The match line is charged to substantially a first voltage threshold during a pre-charge phase. An evaluation phase occurs when the match line voltage drops from substantially the first voltage threshold to substantially the second voltage threshold.

    摘要翻译： 一种用于感测内容可寻址存储器中匹配线的感测电路和方法。 感测电路包括电反馈回路中电耦合到匹配线的反相器。 逆变器包括匹配线的反相阈值。 在预充电阶段期间，将匹配线充电至基本上第一电压阈值。 当匹配线电压从基本上从第一电压阈值下降到基本上第二电压阈值时，发生评估阶段。

    Test structure for characterizing multi-port static random access memory and register file arrays
    9.
    发明授权
    Test structure for characterizing multi-port static random access memory and register file arrays 失效
    用于表征多端口静态随机存取存储器和寄存器文件阵列的测试结构

    公开(公告)号：US08555119B2

    公开(公告)日：2013-10-08

    申请号：US13459932

    申请日：2012-04-30

    申请人： Leland Chang ,  Jente B. Kuang ,  Robert K. Montoye ,  Hung C. Ngo ,  Kevin J. Nowka

    发明人： Leland Chang ,  Jente B. Kuang ,  Robert K. Montoye ,  Hung C. Ngo ,  Kevin J. Nowka

    IPC分类号： G11C29/00

    CPC分类号： G11C8/16 ,  G11C29/32 ,  G11C29/50 ,  G11C29/50012

    摘要： A test structure for characterizing a production static random access memory (SRAM) array. The test structure includes a characterization circuit having multiple memory cell columns connected in series to form a ring configuration. The characterization circuit is fabricated on a wafer substrate in common with and proximate to a production SRAM array. The characterization circuit preferably includes SRAM cells having a circuit topology substantially identical to the circuit topology of memory cells within the production SRAM array. In one embodiment, the test structure is utilized for characterizing a multi-port memory array and includes multiple memory cell columns connected in series to form a ring oscillator characterization circuit. Each cell column in the characterization circuit includes multiple SRAM cells each having a latching node and multiple data path access nodes. Selection control circuitry selectively enables the multiple data path access nodes for the SRAM cells within the characterization circuit.

    摘要翻译： 用于表征生产静态随机存取存储器（SRAM）阵列的测试结构。 测试结构包括具有串联连接的多个存储单元列的表征电路，以形成环形结构。 表征电路在与生产SRAM阵列相同并且靠近生产SRAM阵列的晶片衬底上制造。 表征电路优选地包括具有与生产SRAM阵列内的存储器单元的电路拓扑基本相同的电路拓扑的SRAM单元。 在一个实施例中，测试结构用于表征多端口存储器阵列，并且包括串联连接的多个存储单元列，以形成环形振荡器表征电路。 表征电路中的每个单元列包括多个具有锁存节点和多个数据路径接入节点的SRAM单元。 选择控制电路选择性地启用表征电路内的SRAM单元的多个数据路径接入节点。

    Test structure for characterizing multi-port static random access memory and register file arrays
    10.
    发明授权
    Test structure for characterizing multi-port static random access memory and register file arrays 有权
    用于表征多端口静态随机存取存储器和寄存器文件阵列的测试结构

    公开(公告)号：US08261138B2

    公开(公告)日：2012-09-04

    申请号：US11552158

    申请日：2006-10-24

    申请人： Leland Chang ,  Jente B. Kuang ,  Robert K. Montoye ,  Hung C. Ngo ,  Kevin J. Nowka

    发明人： Leland Chang ,  Jente B. Kuang ,  Robert K. Montoye ,  Hung C. Ngo ,  Kevin J. Nowka

    IPC分类号： G11C29/00

    CPC分类号： G11C8/16 ,  G11C29/32 ,  G11C29/50 ,  G11C29/50012

    摘要： A test structure for characterizing a production static random access memory (SRAM) array. The test structure includes a characterization circuit having multiple memory cell columns connected in series to form a ring configuration. The characterization circuit is fabricated on a wafer substrate in common with and proximate to a production SRAM array. The characterization circuit preferably includes SRAM cells having a circuit topology substantially identical to the circuit topology of memory cells within the production SRAM array. In one embodiment, the test structure is utilized for characterizing a multi-port memory array and includes multiple memory cell columns connected in series to form a ring oscillator characterization circuit. Each cell column in the characterization circuit includes multiple SRAM cells each having a latching node and multiple data path access nodes. Selection control circuitry selectively enables the multiple data path access nodes for the SRAM cells within the characterization circuit.

    摘要翻译： 用于表征生产静态随机存取存储器（SRAM）阵列的测试结构。 测试结构包括具有串联连接的多个存储单元列的表征电路，以形成环形结构。 表征电路在与生产SRAM阵列相同并且靠近生产SRAM阵列的晶片衬底上制造。 表征电路优选地包括具有与生产SRAM阵列内的存储器单元的电路拓扑基本相同的电路拓扑的SRAM单元。 在一个实施例中，测试结构用于表征多端口存储器阵列，并且包括串联连接的多个存储单元列，以形成环形振荡器表征电路。 表征电路中的每个单元列包括多个具有锁存节点和多个数据路径接入节点的SRAM单元。 选择控制电路选择性地启用表征电路内的SRAM单元的多个数据路径接入节点。