公开(公告)号：US20080132081A1

公开(公告)日：2008-06-05

申请号：US11633953

申请日：2006-12-04

申请人： Mohamad A. Shaheen ,  Mantu K. Hudait ,  Willy Rachmady ,  Jack T. Kavalieros ,  Chris E. Barns

发明人： Mohamad A. Shaheen ,  Mantu K. Hudait ,  Willy Rachmady ,  Jack T. Kavalieros ,  Chris E. Barns

IPC分类号： H01L21/00

CPC分类号： H01L21/0254 ,  H01L21/02381 ,  H01L21/02389 ,  H01L21/02392 ,  H01L21/02395 ,  H01L21/02398 ,  H01L21/02543 ,  H01L21/02546 ,  H01L21/02549

摘要： A method of forming a thin III-V semiconductor film on a semiconductor substrate, where the lattice structure of the III-V film is different than the lattice structure of the substrate. The method includes epitaxially growing the III-V film on the substrate until the III-V film is greater than 3.0 μm thick and then removing a portion of the III-V film until it is less than 3.0 μm thick. In one implementation, the III-V film is grown until it is around 8.0 μm to 10.0 μm thick, and then it is etched or polished until its thickness is reduced to 0.1 μm to 3.0 μm thick. By over-growing the III-V film, effects such as dislocation gliding and annihilation reduce the dislocation density of the film, thereby improving its electric mobility.

摘要翻译： 在半导体衬底上形成薄的III-V半导体膜的方法，其中III-V膜的晶格结构不同于衬底的晶格结构。 该方法包括在衬底上外延生长III-V膜，直到III-V膜大于3.0μm厚，然后除去一部分III-V膜，直到其小于3.0μm厚。 在一个实施方案中，III-V膜生长直到其厚度约为8.0μm至10.0μm，然后进行蚀刻或抛光，直到其厚度减小至0.1μm至3.0μm厚。 通过过度生长III-V膜，如位错滑动和湮灭等作用降低了膜的位错密度，从而提高了其电迁移率。

公开(公告)号：US08143646B2

公开(公告)日：2012-03-27

申请号：US11498901

申请日：2006-08-02

申请人： Mantu K. Hudait ,  Mohamad A. Shaheen ,  Loren A. Chow ,  Peter G. Tolchinsky ,  Joel M. Fastenau ,  Dmitri Loubychev ,  Amy W. K. Liu

发明人： Mantu K. Hudait ,  Mohamad A. Shaheen ,  Loren A. Chow ,  Peter G. Tolchinsky ,  Joel M. Fastenau ,  Dmitri Loubychev ,  Amy W. K. Liu

IPC分类号： H01L21/02

CPC分类号： H01L29/7785 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02466 ,  H01L21/02549 ,  H01L21/02617 ,  H01L29/66462

摘要： A stacking fault and twin blocking barrier for forming a III-V device layer on a silicon substrate and the method of manufacture is described. Embodiments of the present invention enable III-V InSb device layers with defect densities below 1×108 cm−2 to be formed on silicon substrates. In an embodiment of the present invention, a buffer layer is positioned between a III-V device layer and a silicon substrate to glide dislocations. In an embodiment of the present invention, GaSb buffer layer is selected on the basis of lattice constant, band gap, and melting point to prevent many lattice defects from propagating out of the buffer into the III-V device layer. In a specific embodiment, a III-V InSb device layer is formed directly on the GaSb buffer.

摘要翻译： 描述了在硅衬底上形成III-V器件层的层叠故障和双阻挡屏障及其制造方法。 本发明的实施方案能够在硅衬底上形成缺陷密度低于1×10 8 cm -2的III-V InSb器件层。 在本发明的实施例中，缓冲层位于III-V器件层和硅衬底之间以滑动位错。 在本发明的一个实施例中，基于晶格常数，带隙和熔点选择GaSb缓冲层，以防止许多晶格缺陷从缓冲器传播到III-V器件层中。 在具体实施例中，III-V InSb器件层直接形成在GaSb缓冲器上。

公开(公告)号：US08034675B2

公开(公告)日：2011-10-11

申请号：US12915557

申请日：2010-10-29

申请人： Mantu K. Hudait ,  Mohamad A. Shaheen ,  Dmitri Loubychev ,  Amy W. K. Liu ,  Joel M. Fastenau

发明人： Mantu K. Hudait ,  Mohamad A. Shaheen ,  Dmitri Loubychev ,  Amy W. K. Liu ,  Joel M. Fastenau

IPC分类号： H01L21/338

CPC分类号： H01L29/205 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02463 ,  H01L21/02466 ,  H01L21/02502 ,  H01L21/02546 ,  H01L21/02549 ,  H01L21/0262 ,  H01L29/1029 ,  H01L29/812

摘要： A composite buffer architecture for forming a III-V device layer on a silicon substrate and the method of manufacture is described. Embodiments of the present invention enable III-V InSb device layers with defect densities below 1×108 cm−2 to be formed on silicon substrates. In an embodiment of the present invention, a dual buffer layer is positioned between a III-V device layer and a silicon substrate to glide dislocations and provide electrical isolation. In an embodiment of the present invention, the material of each buffer layer is selected on the basis of lattice constant, band gap, and melting point to prevent many lattice defects from propagating out of the buffer into the III-V device layer. In a specific embodiment, a GaSb/AlSb buffer is utilized to form an InSb-based quantum well transistor on a silicon substrate.

摘要翻译： 描述了用于在硅衬底上形成III-V器件层的复合缓冲结构及其制造方法。 本发明的实施方案能够在硅衬底上形成缺陷密度低于1×10 8 cm -2的III-V InSb器件层。 在本发明的一个实施例中，双缓冲层位于III-V器件层和硅衬底之间以滑动位错并提供电隔离。 在本发明的一个实施例中，基于晶格常数，带隙和熔点选择每个缓冲层的材料，以防止许多晶格缺陷从缓冲器传播到III-V器件层中。 在具体实施方式中，GaSb / AlSb缓冲器用于在硅衬底上形成基于InSb的量子阱晶体管。

公开(公告)号：US20090218596A1

公开(公告)日：2009-09-03

申请号：US12378407

申请日：2009-02-13

申请人： Mantu K. Hudait ,  Mohamad A. Shaheen ,  Loren A. Chow ,  Peter G. Tolchinsky ,  Joel M. Fastenau ,  Dmitri Loubychev ,  Amy W. K. Liu

发明人： Mantu K. Hudait ,  Mohamad A. Shaheen ,  Loren A. Chow ,  Peter G. Tolchinsky ,  Joel M. Fastenau ,  Dmitri Loubychev ,  Amy W. K. Liu

IPC分类号： H01L29/205

CPC分类号： H01L29/7784 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02466 ,  H01L21/02502 ,  H01L21/02505 ,  H01L21/02549 ,  H01L29/045 ,  H01L29/201 ,  H01L29/205 ,  H01L29/66462

摘要： Various embodiments provide a buffer layer that is grown over a silicon substrate that provides desirable device isolation for devices formed relative to III-V material device layers, such as InSb-based devices, as well as bulk thin film grown on a silicon substrate. In addition, the buffer layer can mitigate parallel conduction issues between transistor devices and the silicon substrate. In addition, the buffer layer addresses and mitigates lattice mismatches between the film relative to which the transistor is formed and the silicon substrate.

摘要翻译： 各种实施例提供了在硅衬底上生长的缓冲层，其为相对于III-V材料器件层（例如基于InSb的器件）形成的器件以及在硅衬底上生长的体薄膜提供期望的器件隔离。 此外，缓冲层可以减轻晶体管器件和硅衬底之间的并联传导问题。 此外，缓冲层解决了薄膜相对于其形成晶体管和硅衬底之间的晶格失配。

公开(公告)号：US07573059B2

公开(公告)日：2009-08-11

申请号：US11501253

申请日：2006-08-02

申请人： Mantu K. Hudait ,  Mohamad A. Shaheen ,  Loren A. Chow ,  Peter G. Tolchinsky ,  Dmitri Loubychev ,  Joel M. Fastenau ,  Amy W. K. Liu

发明人： Mantu K. Hudait ,  Mohamad A. Shaheen ,  Loren A. Chow ,  Peter G. Tolchinsky ,  Dmitri Loubychev ,  Joel M. Fastenau ,  Amy W. K. Liu

IPC分类号： H01L29/06

CPC分类号： H01L21/8252 ,  H01L21/02381 ,  H01L21/02466 ,  H01L21/02502 ,  H01L21/0251 ,  H01L21/02549 ,  H01L27/0605 ,  H01L29/045 ,  H01L29/205 ,  H01L29/267 ,  H01L29/66462 ,  H01L31/0352

摘要： A device grade III-V quantum well structure formed on a silicon substrate using a composite buffer architecture and the method of manufacture is described. Embodiments of the present invention enable III-V InSb quantum well device layers with defect densities below 1×108 cm−2 to be formed on silicon substrates. In an embodiment of the present invention, an InSb quantum well layer is sandwiched between two larger band gap barrier layers. In an embodiment of the present invention, InSb quantum well layer is strained. In a specific embodiment, the two larger band gap barrier layers are graded.

摘要翻译： 描述了使用复合缓冲结构在硅衬底上形成的器件级III-V量子阱结构及其制造方法。 本发明的实施例使得能够在硅衬底上形成缺陷密度低于1×108cm-2的III-V InSb量子阱器件层。 在本发明的一个实施例中，InSb量子阱层夹在两个较大的带隙势垒层之间。 在本发明的一个实施方案中，InSb量子阱层被应变。 在具体实施例中，两个较大的带隙势垒层被分级。

公开(公告)号：US20080076235A1

公开(公告)日：2008-03-27

申请号：US11527785

申请日：2006-09-27

申请人： Mantu K. Hudait ,  Mohamad A. Shaheen ,  Loren A. Chow ,  Peter G. Tolchinsky ,  Joel M. Fastenau ,  Dmitri Loubychev ,  Amy W. K. Liu

发明人： Mantu K. Hudait ,  Mohamad A. Shaheen ,  Loren A. Chow ,  Peter G. Tolchinsky ,  Joel M. Fastenau ,  Dmitri Loubychev ,  Amy W. K. Liu

IPC分类号： H01L21/20 ,  H01L23/58

CPC分类号： H01L29/7784 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02466 ,  H01L21/02502 ,  H01L21/02505 ,  H01L21/02549 ,  H01L29/045 ,  H01L29/201 ,  H01L29/205 ,  H01L29/66462

摘要： Various embodiments proved a buffer layer that is grown over a silicon substrate that provides desirable isolation for devices formed relative to III-V material device layers, such as InSb-based devices, as well as bulk thin film grown on a silicon substrate. In addition, the buffer layer can mitigate parallel conduction issues between transistor devices and the silicon substrate. In addition, the buffer layer addresses and mitigates lattice mismatches between the film relative to which the transistor is formed and the silicon substrate.

摘要翻译： 各种实施例证明了在硅衬底上生长的缓冲层，其为相对于III-V材料器件层（例如基于InSb的器件）形成的器件以及在硅衬底上生长的体薄膜提供期望的隔离。 此外，缓冲层可以减轻晶体管器件和硅衬底之间的并联传导问题。 此外，缓冲层解决了薄膜相对于其形成晶体管和硅衬底之间的晶格失配。

公开(公告)号：US20080073639A1

公开(公告)日：2008-03-27

申请号：US11501253

申请日：2006-08-02

申请人： Mantu K. Hudait ,  Mohamad A. Shaheen ,  Loren A. Chow ,  Peter G. Tolchinsky ,  Dmitri Loubychev ,  Joel M. Fastenau ,  Amy W.K. Liu

发明人： Mantu K. Hudait ,  Mohamad A. Shaheen ,  Loren A. Chow ,  Peter G. Tolchinsky ,  Dmitri Loubychev ,  Joel M. Fastenau ,  Amy W.K. Liu

IPC分类号： H01L31/00 ,  H01L21/00

CPC分类号： H01L21/8252 ,  H01L21/02381 ,  H01L21/02466 ,  H01L21/02502 ,  H01L21/0251 ,  H01L21/02549 ,  H01L27/0605 ,  H01L29/045 ,  H01L29/205 ,  H01L29/267 ,  H01L29/66462 ,  H01L31/0352

摘要： A device grade III-V quantum well structure formed on a silicon substrate using a composite buffer architechture and the method of manufacture is described. Embodiments of the present invention enable III-V InSb quantum well device layers with defect densities below 1×108 cm−2 to be formed on silicon substrates. In an embodiment of the present invention, an InSb quantum well layer is sandwiched between two larger band gap barrier layers. In an embodiment of the present invention, InSb quantum well layer is strained. In a specific embodiment, the two larger band gap barrier layers are graded.

摘要翻译： 描述了使用复合缓冲建筑物在硅衬底上形成的器件级III-V量子阱结构及其制造方法。 本发明的实施例使得能够在硅衬底上形成缺陷密度低于1×10 8 -2平方的III-V InSb量子阱器件层。 在本发明的一个实施例中，InSb量子阱层夹在两个较大的带隙势垒层之间。 在本发明的一个实施方案中，InSb量子阱层被应变。 在具体实施例中，两个较大的带隙势垒层被分级。

公开(公告)号：US20080029756A1

公开(公告)日：2008-02-07

申请号：US11498685

申请日：2006-08-02

申请人： Mantu K. Hudait ,  Mohamad A. Shaheen ,  Dmitri Loubychev ,  Amy W.K. Liu ,  Joel M. Fastenau

发明人： Mantu K. Hudait ,  Mohamad A. Shaheen ,  Dmitri Loubychev ,  Amy W.K. Liu ,  Joel M. Fastenau

IPC分类号： H01L29/12 ,  H01L21/20

CPC分类号： H01L29/205 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02463 ,  H01L21/02466 ,  H01L21/02502 ,  H01L21/02546 ,  H01L21/02549 ,  H01L21/0262 ,  H01L29/1029 ,  H01L29/812

摘要： A composite buffer architecture for forming a III-V device layer on a silicon substrate and the method of manufacture is described. Embodiments of the present invention enable III-V InSb device layers with defect densities below 1×108 cm−2 to be formed on silicon substrates. In an embodiment of the present invention, a dual buffer layer is positioned between a III-V device layer and a silicon substrate to glide dislocations and provide electrical isolation. In an embodiment of the present invention, the material of each buffer layer is selected on the basis of lattice constant, band gap, and melting point to prevent many lattice defects from propagating out of the buffer into the III-V device layer. In a specific embodiment, a GaSb/AlSb buffer is utilized to form an InSb-based quantum well transistor on a silicon substrate.

摘要翻译： 描述了用于在硅衬底上形成III-V器件层的复合缓冲结构及其制造方法。 本发明的实施方案能够在硅衬底上形成缺陷密度低于1×10 8 cm -2的III-V InSb器件层。 在本发明的一个实施例中，双缓冲层位于III-V器件层和硅衬底之间以滑动位错并提供电隔离。 在本发明的一个实施例中，基于晶格常数，带隙和熔点选择每个缓冲层的材料，以防止许多晶格缺陷从缓冲器传播到III-V器件层中。 在具体实施方式中，GaSb / AlSb缓冲器用于在硅衬底上形成基于InSb的量子阱晶体管。

公开(公告)号：US08617945B2

公开(公告)日：2013-12-31

申请号：US13366143

申请日：2012-02-03

申请人： Mantu K. Hudait ,  Mohamad A. Shaheen ,  Loren A. Chow ,  Peter G. Tolchinsky ,  Joel M. Fastenau ,  Dmitri Loubychev ,  Amy W. K. Liu

发明人： Mantu K. Hudait ,  Mohamad A. Shaheen ,  Loren A. Chow ,  Peter G. Tolchinsky ,  Joel M. Fastenau ,  Dmitri Loubychev ,  Amy W. K. Liu

IPC分类号： H01L21/338

CPC分类号： H01L29/7785 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02466 ,  H01L21/02549 ,  H01L21/02617 ,  H01L29/66462

摘要： A stacking fault and twin blocking barrier for forming a III-V device layer on a silicon substrate and the method of manufacture is described. Embodiments of the present invention enable III-V InSb device layers with defect densities below 1×108 cm−2 to be formed on silicon substrates. In an embodiment of the present invention, a buffer layer is positioned between a III-V device layer and a silicon substrate to glide dislocations. In an embodiment of the present invention, GaSb buffer layer is selected on the basis of lattice constant, band gap, and melting point to prevent many lattice defects from propagating out of the buffer into the III-V device layer. In a specific embodiment, a III-V InSb device layer is formed directly on the GaSb buffer.

摘要翻译： 描述了在硅衬底上形成III-V器件层的层叠故障和双阻挡屏障及其制造方法。 本发明的实施方案能够在硅衬底上形成缺陷密度低于1×10 8 cm -2的III-V InSb器件层。 在本发明的实施例中，缓冲层位于III-V器件层和硅衬底之间以滑动位错。 在本发明的一个实施例中，基于晶格常数，带隙和熔点选择GaSb缓冲层，以防止许多晶格缺陷从缓冲器传播到III-V器件层中。 在具体实施例中，III-V InSb器件层直接形成在GaSb缓冲器上。

公开(公告)号：US20110045659A1

公开(公告)日：2011-02-24

申请号：US12915557

申请日：2010-10-29

申请人： Mantu K. Hudait ,  Mohamad A. Shaheen ,  Dmitri Loubychev ,  Amy W. K. Liu ,  Joel M. Fastenau

发明人： Mantu K. Hudait ,  Mohamad A. Shaheen ,  Dmitri Loubychev ,  Amy W. K. Liu ,  Joel M. Fastenau

IPC分类号： H01L21/20

CPC分类号： H01L29/205 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02463 ,  H01L21/02466 ,  H01L21/02502 ,  H01L21/02546 ,  H01L21/02549 ,  H01L21/0262 ,  H01L29/1029 ,  H01L29/812

摘要： A composite buffer architecture for forming a III-V device layer on a silicon substrate and the method of manufacture is described. Embodiments of the present invention enable III-V InSb device layers with defect densities below 1×108 cm−2 to be formed on silicon substrates. In an embodiment of the present invention, a dual buffer layer is positioned between a III-V device layer and a silicon substrate to glide dislocations and provide electrical isolation. In an embodiment of the present invention, the material of each buffer layer is selected on the basis of lattice constant, band gap, and melting point to prevent many lattice defects from propagating out of the buffer into the III-V device layer. In a specific embodiment, a GaSb/AlSb buffer is utilized to form an InSb-based quantum well transistor on a silicon substrate.

摘要翻译： 描述了用于在硅衬底上形成III-V器件层的复合缓冲结构及其制造方法。 本发明的实施方案能够在硅衬底上形成缺陷密度低于1×10 8 cm -2的III-V InSb器件层。 在本发明的一个实施例中，双缓冲层位于III-V器件层和硅衬底之间以滑动位错并提供电隔离。 在本发明的一个实施例中，基于晶格常数，带隙和熔点选择每个缓冲层的材料，以防止许多晶格缺陷从缓冲器传播到III-V器件层中。 在具体实施方式中，GaSb / AlSb缓冲器用于在硅衬底上形成基于InSb的量子阱晶体管。