利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

100 条记录 (耗时 0.021 秒)

    Method, apparatus and system for an application-aware cache push agent
    2.
    发明申请
    Method, apparatus and system for an application-aware cache push agent 审中-公开
    用于应用感知缓存推送代理的方法，设备和系统

    公开(公告)号：US20050246500A1

    公开(公告)日：2005-11-03

    申请号：US10834593

    申请日：2004-04-28

    申请人： Ravishankar Iyer ,  Srihari Makineni ,  Ram Huggahalli

    发明人： Ravishankar Iyer ,  Srihari Makineni ,  Ram Huggahalli

    IPC分类号： G06F12/00 ,  G06F12/08

    CPC分类号： G06F12/0862

    摘要： In some embodiments, a method, apparatus and system for an application-aware cache push agent. In this regard, a cache push agent is introduced to push contents of memory into a cache of a processor in response to a memory read by the processor of associated contents. Other embodiments are described and claimed.

    摘要翻译： 在一些实施例中，一种用于应用感知高速缓存推送代理的方法，装置和系统。 在这方面，引入缓存推送代理以响应于由处理器读取相关内容的存储器来将存储器的内容推送到处理器的高速缓存中。 描述和要求保护其他实施例。

    DIFFERENTIATING CACHE RELIABILITY TO REDUCE MINIMUM ON-DIE VOLTAGE
    4.
    发明申请
    DIFFERENTIATING CACHE RELIABILITY TO REDUCE MINIMUM ON-DIE VOLTAGE 有权
    降低缓存电容的缓存可靠性

    公开(公告)号：US20140095799A1

    公开(公告)日：2014-04-03

    申请号：US13631894

    申请日：2012-09-29

    申请人： Zhen Fang ,  Shih-Lien Lu ,  Ravishankar Iyer ,  Srihari Makineni

    发明人： Zhen Fang ,  Shih-Lien Lu ,  Ravishankar Iyer ,  Srihari Makineni

    IPC分类号： G06F12/12

    CPC分类号： G06F11/004 ,  G06F1/3225 ,  G06F1/3275 ,  G06F1/3296 ,  G11C5/14 ,  G11C5/141 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/172

    摘要： Systems and methods may provide for determining whether a memory access request is error-tolerant, and routing the memory access request to a reliable memory region if the memory access request is error-tolerant. Moreover, the memory access request may be routed to an unreliable memory region if the memory access request is error-tolerant. In one example, use of the unreliable memory region enables a reduction in the minimum operating voltage level for a die containing the reliable and unreliable memory regions.

    摘要翻译： 系统和方法可以提供确定存储器访问请求是否是容错的，以及如果存储器访问请求是容错的，则将存储器访问请求路由到可靠的存储器区域。 此外，如果存储器访问请求是容错的，则存储器访问请求可以被路由到不可靠的存储器区域。 在一个示例中，使用不可靠的存储区域使得能够降低包含可靠和不可靠的存储器区域的管芯的最小工作电压电平。

    Selectively inclusive cache architecture
    5.
    发明申请
    Selectively inclusive cache architecture 有权
    选择性包容性缓存架构

    公开(公告)号：US20080040555A1

    公开(公告)日：2008-02-14

    申请号：US11503777

    申请日：2006-08-14

    申请人： Ravishankar Iyer ,  Li Zhao ,  Srihari Makineni ,  Donald Newell

    发明人： Ravishankar Iyer ,  Li Zhao ,  Srihari Makineni ,  Donald Newell

    IPC分类号： G06F13/00 ,  G06F12/00

    CPC分类号： G06F12/0811 ,  G06F12/0831

    摘要： In one embodiment, the present invention includes a method for maintaining data in a first level cache non-inclusively with data in a second level cache coupled to the first level cache. At the same time, at least a portion of directory information associated with the data in the first level cache may be maintained inclusively with a directory portion of the second level cache. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，本发明包括一种用于在与第一级高速缓存耦合的第二级高速缓存中的数据非包含地维护第一级高速缓存中的数据的方法。 同时，可以与第二级高速缓存的目录部分一起保持与第一级高速缓存中的数据相关联的目录信息的至少一部分。 描述和要求保护其他实施例。

    Packet coalescing
    6.
    发明授权
    Packet coalescing 有权
    分组聚合

    公开(公告)号：US08718096B2

    公开(公告)日：2014-05-06

    申请号：US12980682

    申请日：2010-12-29

    申请人： Srihari Makineni ,  Ravishankar Iyer ,  David Minturn ,  Sujoy Sen ,  Donald Newell ,  Li Zhao

    发明人： Srihari Makineni ,  Ravishankar Iyer ,  David Minturn ,  Sujoy Sen ,  Donald Newell ,  Li Zhao

    IPC分类号： H04J3/24

    CPC分类号： H04L45/74 ,  H04L49/20 ,  H04L69/16 ,  H04L69/161 ,  H04L69/166

    摘要： In general, in one aspect, the disclosures describes a method that includes receiving multiple ingress Internet Protocol packets, each of the multiple ingress Internet Protocol packets having an Internet Protocol header and a Transmission Control Protocol segment having a Transmission Control Protocol header and a Transmission Control Protocol payload, where the multiple packets belonging to a same Transmission Control Protocol/Internet Protocol flow. The method also includes preparing an Internet Protocol packet having a single Internet Protocol header and a single Transmission Control Protocol segment having a single Transmission Control Protocol header and a single payload formed by a combination of the Transmission Control Protocol segment payloads of the multiple Internet Protocol packets. The method further includes generating a signal that causes receive processing of the Internet Protocol packet.

    摘要翻译： 一般来说，一方面，本公开内容描述了一种方法，其包括接收多个入口因特网协议分组，所述多个入口因特网协议分组中的每一个具有因特网协议报头和具有传输控制协议报头和传输控制的传输控制协议段 协议有效载荷，其中属于相同传输控制协议/因特网协议的多个分组流。 该方法还包括准备具有单个因特网协议报头的互联网协议分组和具有单个传输控制协议报头的单个传输控制协议段和由多个因特网协议分组的传输控制协议段有效载荷的组合形成的单个有效载荷 。 该方法还包括产生导致因特网协议分组的接收处理的信号。

    CIRCUITRY TO SELECT, AT LEAST IN PART, AT LEAST ONE MEMORY
    7.
    发明申请
    CIRCUITRY TO SELECT, AT LEAST IN PART, AT LEAST ONE MEMORY 审中-公开
    电路选择，至少一部分，至少一个记忆

    公开(公告)号：US20120191896A1

    公开(公告)日：2012-07-26

    申请号：US13013104

    申请日：2011-01-25

    申请人： Zhen Fang ,  Li Zhao ,  Ravishankar Iyer ,  Srihari Makineni ,  Guangdeng Liao

    发明人： Zhen Fang ,  Li Zhao ,  Ravishankar Iyer ,  Srihari Makineni ,  Guangdeng Liao

    IPC分类号： G06F12/08

    CPC分类号： G06F12/0813 ,  Y02D10/13

    摘要： An embodiment may include circuitry to select, at least in part, from a plurality of memories, at least one memory to store data. The memories may be associated with respective processor cores. The circuitry may select, at least in part, the at least one memory based at least in part upon whether the data is included in at least one page that spans multiple memory lines that is to be processed by at least one of the processor cores. If the data is included in the at least one page, the circuitry may select, at least in part, the at least one memory, such that the at least one memory is proximate to the at least one of the processor cores. Many alternatives, variations, and modifications are possible.

    摘要翻译： 一个实施例可以包括至少部分地从多个存储器中选择至少一个存储器来存储数据的电路。 存储器可以与相应的处理器核心相关联。 该电路至少部分地至少部分地选择至少一个存储器，该至少一个存储器至少部分地基于是否将数据包括在跨越由至少一个处理器核处理的多个存储器线的至少一个页面中。 如果数据被包括在至少一个页面中，则电路可以至少部分地选择至少一个存储器，使得至少一个存储器靠近处理器核心中的至少一个。 许多替代方案，变化和修改是可能的。

    Sharing information between guests in a virtual machine environment
    8.
    发明授权
    Sharing information between guests in a virtual machine environment 有权
    在虚拟机环境中共享guest虚拟机之间的信息

    公开(公告)号：US07490191B2

    公开(公告)日：2009-02-10

    申请号：US11525980

    申请日：2006-09-22

    申请人： Rameshkumar G. Illikkal ,  Donald K. Newell ,  Ravishankar Iyer ,  Srihari Makineni

    发明人： Rameshkumar G. Illikkal ,  Donald K. Newell ,  Ravishankar Iyer ,  Srihari Makineni

    IPC分类号： G06F12/10

    CPC分类号： G06F12/1036 ,  G06F12/0284 ,  G06F12/109 ,  G06F2212/656

    摘要： Embodiments of apparatuses, methods, and systems for sharing information between guests in a virtual machine environment are disclosed. In one embodiment, an apparatus includes virtual machine control logic, an execution unit, and a memory management unit. The virtual machine control logic is to transfer control of the apparatus among a host and its guests. The execution unit is to execute an instruction to copy information from a virtual memory address in one guest's virtual address space to a virtual memory address in another guest's virtual address space. The memory management unit is to translate the virtual memory addresses to physical memory addresses.

    摘要翻译： 公开了在虚拟机环境中在客人之间共享信息的装置，方法和系统的实施例。 在一个实施例中，装置包括虚拟机控制逻辑，执行单元和存储器管理单元。 虚拟机控制逻辑是在主机及其客人之间传送设备的控制。 执行单元执行将来自虚拟地址空间中的虚拟存储器地址的信息复制到另一访客虚拟地址空间中的虚拟存储器地址的指令。 内存管理单元将虚拟内存地址转换为物理内存地址。