利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.021 秒)

    Method and apparatus to reduce penalty of microcode lookup
    1.
    发明授权
    Method and apparatus to reduce penalty of microcode lookup 失效
    减少微码查找罚款的方法和装置

    公开(公告)号：US06789186B1

    公开(公告)日：2004-09-07

    申请号：US09507038

    申请日：2000-02-18

    申请人： Russell C. Brockmann ,  Kevin David Safford ,  Jane Wang ,  Chris Poirier

    发明人： Russell C. Brockmann ,  Kevin David Safford ,  Jane Wang ,  Chris Poirier

    IPC分类号： G06G900

    CPC分类号： G06F9/3804 ,  G06F9/30174

    摘要： A method and apparatus are provided for improving the rate at which macroinstructions are transformed into corresponding microinstructions. Encoding is added to a microcode storage device. The encoding indicates that a microinstruction flow will end in a determined number of cycles. The number of cycles is determined by the number of canceled instructions in a processing pipeline that would be introduced if no flow length prediction was used. For flow lengths less than a determined number of cycles, a hint bit is used in an entry point structure. For flow lengths greater than a determined length, a hint bit is encoded at a third line from an end of the microinstruction flow. Using this method, flows of any length can be hinted. Furthermore, flows that do not originate from the entry point structure can also be hinted. The method reduces the number of hint bits that are needed in the entry point structure and provides for better prediction.

    摘要翻译： 提供了一种方法和装置，用于提高宏指令转换成相应微指令的速率。 编码被添加到微代码存储设备中。 编码指示微指令流将以确定的周期数结束。 循环数由在不使用流量长度预测的情况下将被引入的处理流水线中的取消指令的数量来确定。 对于小于一定数量的循环的流量长度，在入口点结构中使用提示位。 对于大于确定长度的流量长度，提示位在微指令流的末尾的第三行编码。 使用这种方法，可以暗示任何长度的流。 此外，也可以暗示不源于入口点结构的流。 该方法减少了入口点结构中所需的提示位的数量，并提供了更好的预测。

    Method and apparatus for per core performance states
    2.
    发明授权
    Method and apparatus for per core performance states 有权
    每个核心性能状态的方法和装置

    公开(公告)号：US09436254B2

    公开(公告)日：2016-09-06

    申请号：US13976682

    申请日：2012-03-13

    申请人： Malini K. Bhandaru ,  Eric J. Dehaemer ,  Samuel W. Ho ,  Scott P. Bobholz ,  Chris Poirier

    发明人： Malini K. Bhandaru ,  Eric J. Dehaemer ,  Samuel W. Ho ,  Scott P. Bobholz ,  Chris Poirier

    IPC分类号： G06F1/26 ,  G06F1/32 ,  G06F9/50

    CPC分类号： G06F1/3203 ,  G06F1/324 ,  G06F1/3243 ,  G06F1/3287 ,  G06F1/329 ,  G06F1/3296 ,  G06F9/5094 ,  Y02D10/152 ,  Y02D10/22 ,  Y02D10/24

    摘要： A method and apparatus for per core performance states in a processor. Per Core Performance States (PCPS) refer to the parallel operating of individual cores at different voltage and/frequency points. In one embodiment of the invention, the processor has a plurality of processing cores and a power control module that is coupled with each of the plurality of processing cores. The power control module facilitates each processing core to operate at a different performance state from the other processing cores. By allowing its cores to have per core performance state configuration, the processor is able to reduce its power consumption and increase its performance.

    摘要翻译： 一种处理器中每个核心性能状态的方法和装置。 每个核心性能状态（PCPS）是指在不同的电压和/频率点对各个内核的并行运行。 在本发明的一个实施例中，处理器具有多个处理核心和与多个处理核心中的每一个耦合的功率控制模块。 功率控制模块便于每个处理核心在与其他处理核心不同的性能状态下工作。 通过允许其内核具有每个核心性能状态配置，处理器能够降低其功耗并提高其性能。