利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

63 条记录 (耗时 0.022 秒)

    Semiconductor device
    1.
    发明授权
    Semiconductor device 有权
    半导体器件

    公开(公告)号：US08664692B2

    公开(公告)日：2014-03-04

    申请号：US13600097

    申请日：2012-08-30

    申请人： Tsuneo Ogura ,  Tomoko Matsudai ,  Yuichi Oshino

    发明人： Tsuneo Ogura ,  Tomoko Matsudai ,  Yuichi Oshino

    IPC分类号： H01L29/739 ,  H01L29/73

    CPC分类号： H01L29/36 ,  H01L29/0692 ,  H01L29/407 ,  H01L29/7397 ,  H01L29/861

    摘要： According to one embodiment, a semiconductor device includes a first electrode, a first conductivity type cathode layer, a first conductivity type base layer, a second conductivity type anode layer, a second conductivity type semiconductor layer, a first conductivity type semiconductor layer, an buried body, and a second electrode. The first conductivity type semiconductor layer is contiguous to the second conductivity type semiconductor layer in a first direction, and extends on a surface of the anode layer in a second direction that intersects perpendicularly to the first direction. The buried body includes a bottom portion and a sidewall portion. The bottom portion is in contact with the base layer. The sidewall portion is in contact with the base layer, the anode layer, the second conductivity type semiconductor layer and the first conductivity type semiconductor layer. The buried body extends in the first direction.

    摘要翻译： 根据一个实施例，半导体器件包括第一电极，第一导电型阴极层，第一导电型基极层，第二导电型阳极层，第二导电类型半导体层，第一导电类型半导体层，埋入 主体和第二电极。 第一导电类型半导体层在第一方向上与第二导电类型半导体层邻接，并且在与第一方向垂直的第二方向上在阳极层的表面上延伸。 埋藏体包括底部和侧壁部分。 底部与基层接触。 侧壁部与基底层，阳极层，第二导电型半导体层和第一导电型半导体层接触。 埋藏体沿第一方向延伸。

    Thyristor with insulated gate
    2.
    发明授权
    Thyristor with insulated gate 失效
    带绝缘门的晶闸管

    公开(公告)号：US5315134A

    公开(公告)日：1994-05-24

    申请号：US896422

    申请日：1992-06-10

    申请人： Tsuneo Ogura ,  Kiminori Watanabe ,  Akio Nakagawa ,  Yoshihiro Yamaguchi ,  Norio Yasuhara ,  Tomoko Matsudai

    发明人： Tsuneo Ogura ,  Kiminori Watanabe ,  Akio Nakagawa ,  Yoshihiro Yamaguchi ,  Norio Yasuhara ,  Tomoko Matsudai

    IPC分类号： H01L29/745 ,  H01L29/74 ,  H01L31/111

    CPC分类号： H01L29/7455

    摘要： A thyristor with an insulated gate includes a p-type emitter layer, an n-type base layer, a p-type base layer, and an n-type emitter layer. A drain electrode contacting the p-type base layer is formed adjacent to one side of the n-type emitter layer. An n-type drain layer, which is short-circuited with the p-type base layer by the drain electrode, is formed. An n-type source layer is formed a predetermined distance away from the n-type drain layer. A turn-off insulated gate is formed between the n-type source layer and the n-type drain layer. A source electrode is connected to a cathode electrode. Thereby, turn-off capability of the thyristor can be improved.

    摘要翻译： 具有绝缘栅的晶闸管包括p型发射极层，n型基极层，p型基极层和n型发射极层。 与p型基极层接触的漏电极与n型发射极层的一侧相邻地形成。 形成了由漏电极与p型基极层短路的n型漏极层。 n型源极层与n型漏极层形成规定的距离。 在n型源极层和n型漏极层之间形成有截止绝缘栅极。 源电极连接到阴极电极。 由此，能够提高晶闸管的关断能力。

    SEMICONDUCTOR DEVICE
    4.
    发明申请
    SEMICONDUCTOR DEVICE 审中-公开
    半导体器件

    公开(公告)号：US20130240947A1

    公开(公告)日：2013-09-19

    申请号：US13680849

    申请日：2012-11-19

    申请人： Tomoko Matsudai ,  Tsuneo Ogura

    发明人： Tomoko Matsudai ,  Tsuneo Ogura

    IPC分类号： H01L29/739 ,  H01L29/66

    CPC分类号： H01L29/7397 ,  H01L27/0623 ,  H01L27/0629 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/0834 ,  H01L29/1004 ,  H01L29/407 ,  H01L29/417 ,  H01L29/41708 ,  H01L29/45 ,  H01L29/6609 ,  H01L29/66333 ,  H01L29/66348 ,  H01L29/7395 ,  H01L29/7813 ,  H01L29/861 ,  H01L29/8613

    摘要： A semiconductor device formed on a substrate of a first conductivity type, including a base layer of a second conductivity disposed on a first face of the substrate, an anode layer with a higher dopant amount in a portion of the base layer, an IGBT region formed on the base layer, a diode region formed on the anode layer, a trench extending from the top of the IGBT and diode regions in to the substrate. The area occupied by the diode region is different from the area occupied by the IGBT region, but they share collector and emitter electrodes. The contact area between the diode anode layer and the emitter electrode may be adjusted by the arrangement of trenches.

    摘要翻译： 一种半导体器件，形成在第一导电类型的衬底上，包括设置在衬底的第一面上的第二导电性的基底层，在基底层的一部分中具有较高掺杂量的阳极层，形成的IGBT区域 在基极层上，形成在阳极层上的二极管区域，从IGBT顶部延伸的沟槽和二极管区域延伸到衬底。 二极管区域所占的面积与IGBT区域所占的面积不同，但共享集电极和发射极。 二极管阳极层和发射电极之间的接触面积可以通过沟槽的布置进行调节。

    Method of operating thyristor with insulated gates
    5.
    发明授权
    Method of operating thyristor with insulated gates 失效
    用绝缘栅极操作晶闸管的方法

    公开(公告)号：US5428228A

    公开(公告)日：1995-06-27

    申请号：US164756

    申请日：1993-12-10

    申请人： Tsuneo Ogura ,  Kiminori Watanabe ,  Akio Nakagawa ,  Yoshihiro Yamaguchi ,  Norio Yasuhara ,  Tomoko Matsudai ,  Shigeru Hasegawa ,  Kazuya Nakayama

    发明人： Tsuneo Ogura ,  Kiminori Watanabe ,  Akio Nakagawa ,  Yoshihiro Yamaguchi ,  Norio Yasuhara ,  Tomoko Matsudai ,  Shigeru Hasegawa ,  Kazuya Nakayama

    IPC分类号： H01L27/06 ,  H01L29/74 ,  H01L29/745 ,  H01L29/749 ,  H01L29/747

    CPC分类号： H01L27/0617 ,  H01L29/7436 ,  H01L29/7455 ,  H01L29/749

    摘要： A thyristor with insulated gates includes turn-off and turn-on MOSFETs. The turn-on MOSFET has a turn-on gate employing a p-type base as a channel and extending over an n-type base and an n-type emitter. The turn-off MOSFET has n-type drain and source layers formed in a p-type base layer, and a turn-off gate extending over the drain and source layers. The n-type drain layer is short-circuited with the p-type base layer via a drain electrode. The drain electrode is formed near an n-type emitter layer. When the thyristor is to be turned off, the first voltage is applied to the turn-on gate, and the second voltage is applied to the turn-off gate while the first voltage is applied to the turn-on gate. After the application of the second voltage continues for a predetermined period of time, the application of the first voltage to the turn-on gate is stopped. With this operation, the thyristor can be turned off even with a large current.

    摘要翻译： 具有绝缘栅极的晶闸管包括关断和导通MOSFET。 导通MOSFET具有采用p型基极作为沟道并在n型基极和n型发射极上延伸的导通栅极。 关断MOSFET具有形成在p型基极层中的n型漏极和源极层，以及在漏极和源极层上延伸的截止栅极。 n型漏极层经由漏电极与p型基极层短路。 在n型发射极层附近形成漏电极。 当晶闸管关断时，第一电压被施加到导通栅极，并且第二电压被施加到关断栅极，同时第一电压被施加到导通栅极。 在第二电压的施加持续预定时间段之后，停止向导通门施加第一电压。 通过这种操作，即使使用大电流，晶闸管也可以关闭。

    Semiconductor device having rectifying action
    6.
    发明授权
    Semiconductor device having rectifying action 有权
    具有整流作用的半导体装置

    公开(公告)号：US07781869B2

    公开(公告)日：2010-08-24

    申请号：US11498793

    申请日：2006-08-04

    申请人： Tomoki Inoue ,  Koichi Sugiyama ,  Hideaki Ninomiya ,  Tsuneo Ogura

    发明人： Tomoki Inoue ,  Koichi Sugiyama ,  Hideaki Ninomiya ,  Tsuneo Ogura

    IPC分类号： H01L31/075 ,  H01L27/095

    CPC分类号： H01L29/868 ,  H01L29/0623 ,  H01L29/861 ,  H01L29/872 ,  H01L29/8725

    摘要： A semiconductor device including a base layer of a first conductivity type having a first main surface and a second main surface opposite the first main surface, a first main electrode layer connected to the first main surface, control regions arranged inside grooves penetrating the first main electrode layer and reach inside the base layer, and a second main electrode layer of the first conductivity type and connected to the second main surface.

    摘要翻译： 一种半导体器件，包括具有第一主表面和与第一主表面相对的第二主表面的第一导电类型的基底层，连接到第一主表面的第一主电极层，布置在穿过第一主电极的沟槽内的控制区域 并且到达基底层内部，并且具有第一导电类型并连接到第二主表面的第二主电极层。

    Power semiconductor device
    8.
    发明授权
    Power semiconductor device 有权
    功率半导体器件

    公开(公告)号：US07294886B2

    公开(公告)日：2007-11-13

    申请号：US11265294

    申请日：2005-11-03

    申请人： Wataru Saito ,  Ichiro Omura ,  Tsuneo Ogura

    发明人： Wataru Saito ,  Ichiro Omura ,  Tsuneo Ogura

    IPC分类号： H01L29/76 ,  H01L23/58

    CPC分类号： H01L29/7802 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/66712 ,  H01L2924/0002 ,  H01L2924/00

    摘要： Disclosed is a power semiconductor device, including a first semiconductor layer of a first conductivity type, a second semiconductor layer of the first conductivity type and a third semiconductor layer of a second conductivity type which are alternately and laterally arranged on the first semiconductor layer and, a fourth semiconductor layer of the second conductivity type selectively formed in the surface regions of the second and third semiconductor layers, a fifth semiconductor layer of the first conductivity type selectively formed in the surface region of the fourth semiconductor layer, and a control electrode formed on the surfaces of the second, fourth and fifth semiconductor layers, in which a layer thickness ratio A is given by the expression: 0

    摘要翻译： 公开了一种功率半导体器件，包括第一导电类型的第一半导体层，第一导电类型的第二半导体层和第二导电类型的第三半导体层，其交替地和横向地布置在第一半导体层上， 选择性地形成在第二和第三半导体层的表面区域中的第二导电类型的第四半导体层，选择性地形成在第四半导体层的表面区域中的第一导电类型的第五半导体层和形成在第二半导体层上的控制电极 第二半导体层，第四半导体层和第五半导体层的表面，其中层厚度比A由以下表达式给出：<？in-line-formula description =“In-line Formulas”end =“lead”？> 0 其中t是第一半导体层的厚度，d是 第二次 d半导体层。

    Semiconductor device having rectifying action
    9.
    发明申请
    Semiconductor device having rectifying action 有权
    具有整流作用的半导体装置

    公开(公告)号：US20060267129A1

    公开(公告)日：2006-11-30

    申请号：US11498793

    申请日：2006-08-04

    申请人： Tomoki Inoue ,  Koichi Sugiyama ,  Hideaki Ninomiya ,  Tsuneo Ogura

    发明人： Tomoki Inoue ,  Koichi Sugiyama ,  Hideaki Ninomiya ,  Tsuneo Ogura

    IPC分类号： H01L31/07

    CPC分类号： H01L29/868 ,  H01L29/0623 ,  H01L29/861 ,  H01L29/872 ,  H01L29/8725

    摘要： A semiconductor device including a base layer of a first conductivity type having a first main surface and a second main surface opposite the first main surface, a first main electrode layer connected to the first main surface, control regions arranged inside grooves penetrating the first main electrode layer and reach inside the base layer, and a second main electrode layer of the first conductivity type and connected to the second main surface.

    摘要翻译： 一种半导体器件，包括具有第一主表面和与第一主表面相对的第二主表面的第一导电类型的基底层，连接到第一主表面的第一主电极层，布置在穿过第一主电极的沟槽内的控制区域 并且到达基底层内部，并且具有第一导电类型并连接到第二主表面的第二主电极层。

    Power semiconductor device
    10.
    发明申请
    Power semiconductor device 有权
    功率半导体器件

    公开(公告)号：US20060071267A1

    公开(公告)日：2006-04-06

    申请号：US11265294

    申请日：2005-11-03

    申请人： Wataru Saito ,  Ichiro Omura ,  Tsuneo Ogura

    发明人： Wataru Saito ,  Ichiro Omura ,  Tsuneo Ogura

    IPC分类号： H01L21/336 ,  H01L29/76

    CPC分类号： H01L29/7802 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/66712 ,  H01L2924/0002 ,  H01L2924/00

    摘要： Disclosed is a power semiconductor device, including a first semiconductor layer of a first conductivity type, a second semiconductor layer of the first conductivity type and a third semiconductor layer of a second conductivity type which are alternately and laterally arranged on the first semiconductor layer and, a fourth semiconductor layer of the second conductivity type selectively formed in the surface regions of the second and third semiconductor layers, a fifth semiconductor layer of the first conductivity type selectively formed in the surface region of the fourth semiconductor layer, and a control electrode formed on the surfaces of the second, fourth and fifth semiconductor layers, in which a layer thickness ratio A is given by the expression: 0

    摘要翻译： 公开了一种功率半导体器件，包括第一导电类型的第一半导体层，第一导电类型的第二半导体层和第二导电类型的第三半导体层，其交替地和横向地布置在第一半导体层上， 选择性地形成在第二和第三半导体层的表面区域中的第二导电类型的第四半导体层，选择性地形成在第四半导体层的表面区域中的第一导电类型的第五半导体层和形成在第二半导体层上的控制电极 第二半导体层，第四半导体层和第五半导体层的表面，其中层厚度比A由以下表达式给出：<？in-line-formula description =“In-line Formulas”end =“lead”？> 0 其中t是第一半导体层的厚度，d是 这个 半导体层。