公开(公告)号：US08726220B2

公开(公告)日：2014-05-13

申请号：US13416742

申请日：2012-03-09

申请人： Yi-Tang Lin ,  Cheok-Kei Lei ,  Shu-Yu Chen ,  Yu-Ning Chang ,  Hsiao-Hui Chen ,  Chih-Sheng Chang ,  Chien-Wen Chen ,  Clement Hsingjen Wann

发明人： Yi-Tang Lin ,  Cheok-Kei Lei ,  Shu-Yu Chen ,  Yu-Ning Chang ,  Hsiao-Hui Chen ,  Chih-Sheng Chang ,  Chien-Wen Chen ,  Clement Hsingjen Wann

IPC分类号： G06F17/50

CPC分类号： G06F17/5081 ,  G06F17/5068 ,  H01L21/823821 ,  H01L27/0207

摘要： A method for generating a layout for a device having FinFETs from a first layout for a device having planar transistors is disclosed. The planar layout is analyzed and corresponding FinFET structures are generated in a matching fashion. The resulting FinFET structures are then optimized. Dummy patterns and a new metal layer may be generated before the FinFET layout is verified and outputted.

摘要翻译： 公开了一种用于从具有平面晶体管的器件的第一布局生成具有FinFET的器件的布局的方法。 分析平面布局，并以相符的方式生成对应的FinFET结构。 然后优化所得的FinFET结构。 在验证并输出FinFET布局之前，可能会产生虚拟图案和新的金属层。

公开(公告)号：US08621406B2

公开(公告)日：2013-12-31

申请号：US13416642

申请日：2012-03-09

申请人： Cheok-Kei Lei ,  Yi-Tang Lin ,  Hsiao-Hui Chen ,  Yu-Ning Chang ,  Shu-Yu Chen ,  Chien-Wen Chen ,  Chih-Sheng Chang ,  Clement Hsingjen Wann

发明人： Cheok-Kei Lei ,  Yi-Tang Lin ,  Hsiao-Hui Chen ,  Yu-Ning Chang ,  Shu-Yu Chen ,  Chien-Wen Chen ,  Chih-Sheng Chang ,  Clement Hsingjen Wann

IPC分类号： G06F17/50

CPC分类号： H01L27/0207 ,  G06F17/5068 ,  H01L21/823821

摘要： A method for generating a layout for a device having FinFETs from a first layout for a device having planar transistors is disclosed. The planar layout is analyzed and corresponding FinFET structures are generated.

摘要翻译： 公开了一种用于从具有平面晶体管的器件的第一布局生成具有FinFET的器件的布局的方法。 分析平面布局并生成相应的FinFET结构。

公开(公告)号：US20130019219A1

公开(公告)日：2013-01-17

申请号：US13182338

申请日：2011-07-13

申请人： Shu-Yu Chen ,  Yi-Tang Lin ,  Cheok-Kei Lei ,  Hsiao-Hui Chen ,  Yu-Ning Chang ,  Hsingjen Wann ,  Chih-Sheng Chang ,  Chien-Wen Chen

发明人： Shu-Yu Chen ,  Yi-Tang Lin ,  Cheok-Kei Lei ,  Hsiao-Hui Chen ,  Yu-Ning Chang ,  Hsingjen Wann ,  Chih-Sheng Chang ,  Chien-Wen Chen

IPC分类号： G06F17/50

CPC分类号： G06F17/5068

摘要： System and method for hierarchy reconstruction from a flattened layout are described. In one embodiment, a method for producing a reconstructed layout for an integrated circuit design from an original layout and a revised layout includes, for each pattern of the original layout, determining a pattern of the revised layout that corresponds to the pattern of the original layout; and assigning the corresponding pattern of the revised layout to a temporary instance, the temporary instance corresponding to an instance of the pattern of the original layout and citing to a temporary cell. The method further includes creating a temporary reconstructed layout from the temporary instances; and producing the reconstructed layout from the temporary reconstructed layout, wherein a hierarchy of the reconstructed layout is similar to a hierarchy of the original layout.

摘要翻译： 描述了从扁平化布局进行层次重建的系统和方法。 在一个实施例中，从原始布局和经修改的布局生成用于集成电路设计的重建布局的方法包括：对于原始布局的每个图案，确定对应于原始布局的图案的修改布局的图案 ; 以及将修改的布局的相应模式分配给临时实例，所述临时实例对应于原始布局的模式的实例并引用临时小区。 该方法还包括从临时实例创建临时重建的布局; 以及从所述临时重建布局生成重建的布局，其中所述重构布局的层级类似于所述原始布局的层级。

公开(公告)号：US08946829B2

公开(公告)日：2015-02-03

申请号：US13273527

申请日：2011-10-14

申请人： Clement Hsingjen Wann ,  Ling-Yen Yeh ,  Chi-Yuan Shih ,  Yi-Tang Lin ,  Chih-Sheng Chang ,  Chi-Wen Liu

发明人： Clement Hsingjen Wann ,  Ling-Yen Yeh ,  Chi-Yuan Shih ,  Yi-Tang Lin ,  Chih-Sheng Chang ,  Chi-Wen Liu

IPC分类号： H01L27/088 ,  H01L21/8238 ,  H01L21/84 ,  H01L29/78 ,  H01L27/092 ,  H01L27/12 ,  H01L29/06 ,  H01L29/66

CPC分类号： H01L21/823431 ,  H01L21/265 ,  H01L21/31111 ,  H01L21/76224 ,  H01L21/823481 ,  H01L21/823821 ,  H01L21/845 ,  H01L27/088 ,  H01L27/0924 ,  H01L27/1211 ,  H01L29/06 ,  H01L29/66818 ,  H01L29/78 ,  H01L29/7853 ,  H01L29/7854

摘要： A semiconductor apparatus includes fin field-effect transistor (FinFETs) having shaped fins and regular fins. Shaped fins have top portions that may be smaller, larger, thinner, or shorter than top portions of regular fins. The bottom portions of shaped fins and regular fins are the same. FinFETs may have only one or more shaped fins, one or more regular fins, or a mixture of shaped fins and regular fins. A semiconductor manufacturing process to shape one fin includes forming a photolithographic opening of one fin, optionally doping a portion of the fin, and etching a portion of the fin.

摘要翻译： 半导体装置包括具有成形翅片和规则翅片的鳍状场效应晶体管（FinFET）。 成形翅片的顶部可以比普通翅片的顶部更小，更大，更薄或更短。 成形翅片和规则翅片的底部是相同的。 FinFET可以仅具有一个或多个成形翅片，一个或多个规则翅片，或者成形翅片和规则翅片的混合物。 形成一个鳍片的半导体制造工艺包括形成一个鳍片的光刻开口，可选地掺杂鳍片的一部分，以及蚀刻鳍片的一部分。

公开(公告)号：US08799833B2

公开(公告)日：2014-08-05

申请号：US13416907

申请日：2012-03-09

申请人： Clement Hsingjen Wann ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

发明人： Clement Hsingjen Wann ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

IPC分类号： G06F17/50

CPC分类号： G06F17/5068

摘要： A method for generating a layout for a device having FinFETs from a first layout for a device having planar transistors is disclosed. The planar layout is analyzed and corresponding FinFET structures are generated in a matching fashion. The resulting FinFET structures are then optimized. Dummy patterns and a new metal layer may be generated before the FinFET layout is verified and outputted.

公开(公告)号：US08963257B2

公开(公告)日：2015-02-24

申请号：US13293732

申请日：2011-11-10

申请人： Clement Hsingjen Wann ,  Ling-Yen Yeh ,  Chi-Yuan Shih ,  Yi-Tang Lin ,  Chih-Sheng Chang

发明人： Clement Hsingjen Wann ,  Ling-Yen Yeh ,  Chi-Yuan Shih ,  Yi-Tang Lin ,  Chih-Sheng Chang

IPC分类号： H01L27/088 ,  H01L21/8238 ,  H01L21/84 ,  H01L27/092 ,  H01L27/12 ,  H01L29/66

CPC分类号： H01L29/66818 ,  H01L21/2236 ,  H01L21/823431 ,  H01L21/823462 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823857 ,  H01L21/823878 ,  H01L21/845 ,  H01L27/0924 ,  H01L27/1211

摘要： The disclosure relates to a Fin field effect transistor (FinFET). An exemplary structure for a FinFET comprises a substrate comprising a top surface; a first fin and a second fin extending above the substrate top surface, wherein each of the fins has a top surface and sidewalls; an insulation layer between the first and second fins extending part way up the fins from the substrate top surface; a first gate dielectric covering the top surface and sidewalls of the first fin having a first thickness and a second gate dielectric covering the top surface and sidewalls of the second fin having a second thickness less than the first thickness; and a conductive gate strip traversing over both the first gate dielectric and second gate dielectric.

摘要翻译： 本发明涉及Fin场效应晶体管（FinFET）。 FinFET的示例性结构包括：包括顶表面的衬底; 在所述基板顶表面上方延伸的第一翅片和第二翅片，其中每个翼片具有顶表面和侧壁; 所述第一和第二翅片之间的绝缘层从所述基板顶表面向上延伸所述翅片; 覆盖第一鳍片的顶表面和第一鳍片的侧壁的第一栅极电介质和覆盖第二鳍片的顶表面和第二鳍片的侧壁的第二栅极电介质具有小于第一厚度的第二厚度; 以及穿过第一栅极电介质和第二栅极电介质两端的导电栅极条。

公开(公告)号：US08816444B2

公开(公告)日：2014-08-26

申请号：US13416862

申请日：2012-03-09

申请人： Clement Hsingjen Wann ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh ,  Ting-Chu Ko ,  Chung-Hsien Chen

发明人： Clement Hsingjen Wann ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh ,  Ting-Chu Ko ,  Chung-Hsien Chen

IPC分类号： H01L27/088

CPC分类号： H01L27/0886 ,  G03F1/00 ,  G06F17/5068 ,  G06F17/5081 ,  H01L21/823821 ,  H01L21/845 ,  H01L23/48 ,  H01L27/0207 ,  H01L29/41791 ,  H01L29/66795 ,  H01L29/7831 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for generating a layout for a device having FinFETs from a first layout for a device having planar transistors is disclosed. The planar layout is analyzed and corresponding FinFET structures are generated in a matching fashion. The resulting FinFET structures are then optimized. Dummy patterns and a new metal layer may be generated before the FinFET layout is verified and outputted.

公开(公告)号：US08525267B2

公开(公告)日：2013-09-03

申请号：US12953148

申请日：2010-11-23

申请人： Chien-Hsun Wang ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

发明人： Chien-Hsun Wang ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

IPC分类号： H01L29/66

CPC分类号： H01L21/823431 ,  H01L21/845 ,  H01L27/1211

摘要： A semiconductor FinFET device includes a plurality of gate lines formed in a first direction, and two types of fin structures. A first type of fin structures is formed in a second direction, and a second type of fin structures formed perpendicular to the first type of fin structures. A contact hole couples to one or more of the second type of fin structures.

摘要翻译： 半导体FinFET器件包括沿第一方向形成的多个栅极线和两种类型的鳍结构。 在第二方向上形成第一类型的翅片结构，以及垂直于第一类型翅片结构形成的第二类型的翅片结构。 接触孔耦合到第二类型的翅片结构中的一个或多个。

公开(公告)号：US20120126326A1

公开(公告)日：2012-05-24

申请号：US12953148

申请日：2010-11-23

申请人： Chien-Hsun Wang ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

发明人： Chien-Hsun Wang ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

IPC分类号： H01L27/088

CPC分类号： H01L21/823431 ,  H01L21/845 ,  H01L27/1211

摘要： A semiconductor FinFET device includes a plurality of gate lines formed in a first direction, and two types of fin structures. A first type of fin structures is formed in a second direction, and a second type of fin structures formed perpendicular to the first type of fin structures. A contact hole couples to one or more of the second type of fin structures.

摘要翻译： 半导体FinFET器件包括沿第一方向形成的多个栅极线和两种类型的鳍结构。 在第二方向上形成第一类型的翅片结构，以及垂直于第一类型翅片结构形成的第二类型的翅片结构。 接触孔耦合到第二类型的翅片结构中的一个或多个。

公开(公告)号：US08769446B2

公开(公告)日：2014-07-01

申请号：US13227809

申请日：2011-09-08

申请人： Chien-Hsun Wang ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

发明人： Chien-Hsun Wang ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

IPC分类号： G06F17/50

CPC分类号： G06F17/5072 ,  G03F1/00 ,  G06F17/5068 ,  H01L29/66795

摘要： A method for generating a layout for a device having FinFETs from a first layout for a device having planar transistors is disclosed. A plurality of elongate mandrels is defined in a plurality of active regions. Where adjacent active regions are partially-parallel and within a specified minimum spacing, connective elements are added to a portion of the space between the adjacent active regions to connect the mandrel ends from one active region to another active region.

摘要翻译： 公开了一种用于从具有平面晶体管的器件的第一布局生成具有FinFET的器件的布局的方法。 多个细长心轴被限定在多个有源区域中。 在相邻有源区域部分平行并且在规定的最小间隔内，连接元件被添加到相邻有源区域之间的空间的一部分，以将心轴端部从一个有源区域连接到另一个有源区域。