公开(公告)号：US08519462B2

公开(公告)日：2013-08-27

申请号：US13169864

申请日：2011-06-27

申请人： Yih Wang ,  M. Clair Webb ,  Nick Lindert ,  Swaminathan Sivakumar ,  Kevin X. Zhang ,  Dinesh Somasekhar

发明人： Yih Wang ,  M. Clair Webb ,  Nick Lindert ,  Swaminathan Sivakumar ,  Kevin X. Zhang ,  Dinesh Somasekhar

IPC分类号： H01L27/108

CPC分类号： H01L27/10814 ,  H01L27/0207 ,  H01L27/10891

摘要： A 6F2 DRAM cell with paired cells is described. In one embodiment the cell pairs are separated by n-type isolation transistors having gates defining dummy word lines. The dummy word lines are fabricated from a metal with a work function favoring p-channel devices.

摘要翻译： 描述了具有成对单元的6F2 DRAM单元。 在一个实施例中，单元对由具有限定虚拟字线的门的n型隔离晶体管分开。 虚拟字线由具有有利于p沟道器件的功函数的金属制成。

公开(公告)号：US20120326218A1

公开(公告)日：2012-12-27

申请号：US13169864

申请日：2011-06-27

申请人： Yih Wang ,  M. Clair Webb ,  Nick Lindert ,  Swaminathan Sivakumar ,  Kevin X. Zhang ,  Dinesh Somasekhar

发明人： Yih Wang ,  M. Clair Webb ,  Nick Lindert ,  Swaminathan Sivakumar ,  Kevin X. Zhang ,  Dinesh Somasekhar

IPC分类号： H01L27/108

CPC分类号： H01L27/10814 ,  H01L27/0207 ,  H01L27/10891

摘要： A 6F2 DRAM cell with paired cells is described. In one embodiment the cell pairs are separated by n-type isolation transistors having gates defining dummy word lines. The dummy word lines are fabricated from a metal with a work function favoring p-channel devices.

摘要翻译： 描述了具有成对单元的6F2 DRAM单元。 在一个实施例中，单元对由具有限定虚拟字线的门的n型隔离晶体管分开。 虚拟字线由具有有利于p沟道器件的功函数的金属制成。

公开(公告)号：US20140269009A1

公开(公告)日：2014-09-18

申请号：US13839174

申请日：2013-03-15

申请人： Swaroop Ghosh ,  Mesut Meterelliyoz ,  Faith Hamzaoglu ,  Yih Wang ,  Kevin X. Zhang

发明人： Swaroop Ghosh ,  Mesut Meterelliyoz ,  Faith Hamzaoglu ,  Yih Wang ,  Kevin X. Zhang

IPC分类号： G11C11/4091

CPC分类号： G11C11/4091 ,  G11C7/065 ,  G11C7/08 ,  G11C11/5642

摘要： Disclosed is a pulsed sense amplifier approach for resolving data on a bit line.

摘要翻译： 公开了用于解析位线上的数据的脉冲读出放大器方法。

公开(公告)号：US20120075938A1

公开(公告)日：2012-03-29

申请号：US12888575

申请日：2010-09-23

申请人： Pramod Kolar ,  Fatih Hamzaoglu ,  Yih Wang ,  Eric A. Karl ,  Yong-Gee NG ,  Uddalak Bhattacharya ,  Kevin X. Zhang ,  Hyunwoo Nho

发明人： Pramod Kolar ,  Fatih Hamzaoglu ,  Yih Wang ,  Eric A. Karl ,  Yong-Gee NG ,  Uddalak Bhattacharya ,  Kevin X. Zhang ,  Hyunwoo Nho

IPC分类号： G11C8/08 ,  G11C7/00

CPC分类号： G11C11/419 ,  G11C11/41 ,  G11C29/028

摘要： Adaptive and dynamic stability enhancement for memories is described. In one example, the enhancement includes a plurality of sensors each located near a plurality of memory cells to provide a sensor voltage, a controller to receive the sensor voltage and provide a control signal based thereon, and a read/write assist circuit coupled to the controller to adjust a parameter applied to reading from and writing to a memory cell of the plurality of memory cells in response to the control signal.

摘要翻译： 描述了存储器的自适应和动态稳定性增强。 在一个示例中，增强包括多个传感器，每个传感器各自位于多个存储器单元附近以提供传感器电压，控制器接收传感器电压并基于此提供控制信号;以及读/写辅助电路，耦合到 控制器，以响应于所述控制信号来调整应用于对所述多个存储器单元的存储单元的读取和写入的参数。

公开(公告)号：US08451670B2

公开(公告)日：2013-05-28

申请号：US12888575

申请日：2010-09-23

申请人： Pramod Kolar ,  Fatih Hamzaoglu ,  Yih Wang ,  Eric A Karl ,  Yong-Gee Ng ,  Uddalak Bhattacharya ,  Kevin X. Zhang ,  Hyunwoo Nho

发明人： Pramod Kolar ,  Fatih Hamzaoglu ,  Yih Wang ,  Eric A Karl ,  Yong-Gee Ng ,  Uddalak Bhattacharya ,  Kevin X. Zhang ,  Hyunwoo Nho

IPC分类号： G11C7/00

CPC分类号： G11C11/419 ,  G11C11/41 ,  G11C29/028

摘要： Adaptive and dynamic stability enhancement for memories is described. In one example, the enhancement includes a plurality of sensors each located near a plurality of memory cells to provide a sensor voltage, a controller to receive the sensor voltage and provide a control signal based thereon, and a read/write assist circuit coupled to the controller to adjust a parameter applied to reading from and writing to a memory cell of the plurality of memory cells in response to the control signal.

摘要翻译： 描述了存储器的自适应和动态稳定性增强。 在一个示例中，增强包括多个传感器，每个传感器各自位于多个存储器单元附近以提供传感器电压，控制器接收传感器电压并基于此提供控制信号;以及读/写辅助电路，耦合到 控制器，用于响应于所述控制信号调整应用于对所述多个存储器单元的存储单元的读取和写入的参数。

公开(公告)号：US20110156801A1

公开(公告)日：2011-06-30

申请号：US12651341

申请日：2009-12-31

申请人： Xianghong Tong ,  Zhanping Chen ,  Kevin X. Zhang ,  Zhiyong Ma ,  Kevin D. Johnson ,  Jun He

发明人： Xianghong Tong ,  Zhanping Chen ,  Kevin X. Zhang ,  Zhiyong Ma ,  Kevin D. Johnson ,  Jun He

IPC分类号： H01H85/00

CPC分类号： H01L23/5256 ,  G11C8/20 ,  G11C17/16 ,  H01L23/576 ,  H01L2924/0002 ,  H01L2924/00

摘要： A tamper resistant fuse design is generally presented. In this regard, an apparatus is introduced comprising a plurality of fuses in an integrated circuit device to store values and a plurality of resistors in parallel to the fuses, wherein each fuse includes a parallel resistor to provide a potential dissipation path around the fuse. Other embodiments are also described and claimed.

摘要翻译： 通常提供防篡改保险丝设计。 在这方面，引入一种在集成电路装置中包括多个熔丝的装置，用于存储与熔丝并联的值和多个电阻，其中每个熔丝包括并联电阻器，以提供围绕熔丝的潜在耗散路径。 还描述和要求保护其他实施例。

公开(公告)号：US07337372B2

公开(公告)日：2008-02-26

申请号：US10639071

申请日：2003-08-11

申请人： Kevin X. Zhang

发明人： Kevin X. Zhang

IPC分类号： G06F11/00

CPC分类号： G06F11/1064 ,  G06F12/0864 ,  G06F12/0895 ,  G06F2212/1032 ,  Y02D10/13

摘要： Multi-hit errors in a processor cache are detected by a multi-hit detection circuit coupled to the hit lines of the cache. The multi-hit detection circuit compares pairs of hit signals on the hit lines to determine if any two hit signals both indicate a hit. If multiple hits are detected, an error flag indicating the occurrence of multiple hits is generated.

摘要翻译： 处理器高速缓存中的多命中错误由耦合到高速缓存的命中行的多命中检测电路检测。 多命中检测电路将命中线上的命中信号对进行比较，以确定是否有任何两个命中信号都指示命中。 如果检测到多个命中，则生成指示发生多次命中的错误标志。

公开(公告)号：US06255861B1

公开(公告)日：2001-07-03

申请号：US09351140

申请日：1999-07-12

申请人： Kevin X. Zhang

发明人： Kevin X. Zhang

IPC分类号： G01R1900

CPC分类号： H03K3/356113

摘要： A sense amplifier may include a pair of output terminals, an evaluation circuit, a reference circuit and a pair of clamping circuits. The evaluation circuit connects a first output terminal to an evaluation potential. It receives a data signal at an input terminal. The reference circuit connects a second output terminal to the evaluation potential. The reference circuit receives a pair of reference signals on other input terminals. The clamping circuits each couple a respective one of the output terminals to a precharge potential. Inputs of each clamping circuit are coupled to the other of the output terminals.

摘要翻译： 读出放大器可以包括一对输出端子，评估电路，参考电路和一对钳位电路。 评估电路将第一输出端子连接到评估电位。 它在输入端接收数据信号。 参考电路将第二输出端子连接到评估电位。 参考电路在其他输入端子上接收一对参考信号。 钳位电路各自将输出端子中的相应一个耦合到预充电电位。 每个钳位电路的输入耦合到另一个输出端子。

公开(公告)号：US20120248546A1

公开(公告)日：2012-10-04

申请号：US13077681

申请日：2011-03-31

申请人： Xianghong Tong ,  Zhanping Chen ,  Walid M. Hafez ,  Zhiyong Ma ,  Sarvesh H. Kulkarni ,  Kevin X. Zhang ,  Matthew B. Pedersen ,  Kevin D. Johnson

发明人： Xianghong Tong ,  Zhanping Chen ,  Walid M. Hafez ,  Zhiyong Ma ,  Sarvesh H. Kulkarni ,  Kevin X. Zhang ,  Matthew B. Pedersen ,  Kevin D. Johnson

IPC分类号： H01L23/525 ,  H01L21/44

CPC分类号： H01L23/5252 ,  H01L21/44 ,  H01L27/0207 ,  H01L27/0629 ,  H01L27/11206 ,  H01L29/861 ,  H01L2924/0002 ,  H01L2924/00

摘要： Methods of forming and using a microelectronic structure are described. Embodiments include forming a diode between a metal fuse gate and a PMOS device, wherein the diode is disposed between a contact of the metal fuse gate and a contact of the PMOS device, and wherein the diode couples the contact of the metal fuse gate to the contact of the PMOS device.

摘要翻译： 描述了形成和使用微电子结构的方法。 实施例包括在金属熔丝栅极和PMOS器件之间形成二极管，其中二极管设置在金属熔丝栅极的触点和PMOS器件的触点之间，并且其中二极管将金属熔丝栅极的触点耦合到 PMOS器件的接触。

公开(公告)号：US06992405B2

公开(公告)日：2006-01-31

申请号：US10095973

申请日：2002-03-11

申请人： Kevin X. Zhang ,  Liqiong Wei

发明人： Kevin X. Zhang ,  Liqiong Wei

IPC分类号： H01H3/26

CPC分类号： G11C5/147 ,  Y10T307/50 ,  Y10T307/826 ,  Y10T307/832 ,  Y10T307/944

摘要： According to one embodiment, an integrated circuit is disclosed. The integrated circuit includes a plurality of circuit blocks. Each circuit block includes a voltage differentiator that generates a local supply for the circuit block.