公开(公告)号：US07795709B2

公开(公告)日：2010-09-14

申请号：US11980062

申请日：2007-10-30

申请人： Yinon Degani ,  Yu Fan ,  Charley Chunlei Gao ,  Kunguan Sun ,  Liguo Sun

发明人： Yinon Degani ,  Yu Fan ,  Charley Chunlei Gao ,  Kunguan Sun ,  Liguo Sun

IPC分类号： H01L23/552

CPC分类号： H01L23/552 ,  H01L23/5225 ,  H01L23/66 ,  H01L2223/6622 ,  H01L2224/16 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/1461 ,  H01L2924/19011 ,  H01L2924/19103 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/0401

摘要： The specification describes a thin film Integrated Passive Device (IPD) design that achieves isolation between conductive runners by shielding the top and bottom regions of a noisy runner with metal shield plates. The shield plates are derived from metal interconnect layers. The invention can be implemented by merely modifying the mask pattern for the metal interconnect layers. No added elements or steps are needed to fabricate the IPDs. The invention is suitable for use in Multi-Chip Modules (MCMs) or other arrangements where digital circuits and RF circuits are in close proximity.

摘要翻译： 该规范描述了一种薄膜集成无源器件（IPD）设计，通过屏蔽带有金属屏蔽板的噪声转轮的顶部和底部区域来实现导电流道之间的隔离。 屏蔽板衍生自金属互连层。 本发明可以通过仅修改金属互连层的掩模图案来实现。 不需要添加元素或步骤来制造IPD。 本发明适用于数字电路和RF电路非常接近的多芯片模块（MCM）或其他布置。

公开(公告)号：US07692511B2

公开(公告)日：2010-04-06

申请号：US12077811

申请日：2008-03-21

申请人： Yinon Degani ,  Yu Fan ,  Charley Chunlei Gao ,  Kunquan Sun ,  Liguo Sun ,  Jian Cheng

发明人： Yinon Degani ,  Yu Fan ,  Charley Chunlei Gao ,  Kunquan Sun ,  Liguo Sun ,  Jian Cheng

IPC分类号： H03H7/42 ,  H01P3/08

CPC分类号： H01F17/0013 ,  H01F27/2804 ,  H01F2017/0046 ,  H03H7/42

摘要： Balun transformers are described wherein multiple transformer loops are implemented in a stacked design with the primary and secondary loops overlying one another. By aligning the loops in a vertical direction, instead of offsetting the loops, the area of the device is reduced. Multiple transformer loops are nested on each level, and the transformer loops on a given level are connected together using a crossover located on a different level.

摘要翻译： 描述了平衡 - 不平衡变压器，其中多个变压器回路以堆叠设计实现，其中主回路和次级回路彼此重叠。 通过在垂直方向上对准环路，而不是抵消环路，设备的面积减小。 多个变压器回路嵌套在每个级别上，并且给定级别上的变压器环路使用位于不同级别的交叉连接在一起。

公开(公告)号：US20090237175A1

公开(公告)日：2009-09-24

申请号：US12077811

申请日：2008-03-21

申请人： Yinon Degani ,  Yu Fan ,  Charley Chunlei Gao ,  Kunquan Sun ,  Liguo Sun ,  Jian Cheng

发明人： Yinon Degani ,  Yu Fan ,  Charley Chunlei Gao ,  Kunquan Sun ,  Liguo Sun ,  Jian Cheng

IPC分类号： H03H7/42

CPC分类号： H01F17/0013 ,  H01F27/2804 ,  H01F2017/0046 ,  H03H7/42

摘要： Balun transformers are described wherein multiple transformer loops are implemented in a stacked design with the primary and secondary loops overlying one another. By aligning the loops in a vertical direction, instead of offsetting the loops, the area of the device is reduced. Multiple transformer loops are nested on each level, and the transformer loops on a given level are connected together using a crossover located on a different level.

摘要翻译： 描述了平衡 - 不平衡变压器，其中多个变压器回路以堆叠设计实现，其中主回路和次级回路彼此重叠。 通过在垂直方向上对准环路，而不是抵消环路，设备的面积减小。 多个变压器回路嵌套在每个级别上，并且给定级别上的变压器环路使用位于不同级别的交叉连接在一起。

公开(公告)号：US07936043B2

公开(公告)日：2011-05-03

申请号：US11378106

申请日：2006-03-17

申请人： Yinon Degani ,  Yu Fan ,  Charley Chunlei Gao ,  Maureen Lau ,  Kunquan Sun ,  Liguo Sun

发明人： Yinon Degani ,  Yu Fan ,  Charley Chunlei Gao ,  Maureen Lau ,  Kunquan Sun ,  Liguo Sun

IPC分类号： H01L29/00

CPC分类号： H01L27/016 ,  H01L21/84 ,  H01L23/66 ,  H01L27/13 ,  H01L28/10 ,  H01L28/20 ,  H01L28/40 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/13091 ,  H01L2924/19011 ,  H01L2924/19103 ,  H01L2924/00 ,  H01L2224/05599

摘要： The specification describes an integrated passive device (IPD) that is formed on a silicon substrate covered with an oxide layer. Unwanted accumulated charge at the silicon/oxide interface are rendered immobile by creating trapping centers in the silicon surface. The trapping centers are produced by a polysilicon layer interposed between the silicon substrate and the oxide layer.

摘要翻译： 该说明书描述了形成在被氧化物层覆盖的硅衬底上的集成无源器件（IPD）。 在硅/氧化物界面处的不需要的积累电荷通过在硅表面中产生捕获中心而被固定。 捕获中心由介于硅衬底和氧化物层之间的多晶硅层制成。

公开(公告)号：US20090184416A1

公开(公告)日：2009-07-23

申请号：US12009805

申请日：2008-01-22

申请人： Yinon Degani ,  Yu Fan ,  Charley Chunlei Gao ,  Kunquan Sun ,  Liquo Sun

发明人： Yinon Degani ,  Yu Fan ,  Charley Chunlei Gao ,  Kunquan Sun ,  Liquo Sun

IPC分类号： H01L23/36 ,  H01L21/58

CPC分类号： H01L25/16 ,  H01L23/66 ,  H01L2223/6672 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/73253 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/19103 ,  H01L2924/19104

摘要： An RF/IPD package with improved thermal management is described. The IPD substrate is attached to a system substrate with a thin RF chip mounted in the standoff between the IPD substrate and the system substrate. RF interconnections are made between the top of the RF chip and the bottom of the IPD substrate. Heat sinking is provided by bonding a heat sink layer on the RF chip to a heat sink layer on the system substrate. The heat sink may also serve as a ground plane connection. Combinations of other types of integrated devices may be fabricated using this approach.

摘要翻译： 描述了具有改进的热管理的RF / IPD封装。 IPD基板通过安装在IPD基板和系统基板之间的支架中的薄RF芯片连接到系统基板。 在RF芯片的顶部和IPD基板的底部之间形成RF互连。 通过将RF芯片上的散热层结合到系统基板上的散热层来提供散热。 散热器也可以用作接地平面连接。 可以使用这种方法来组合其他类型的集成装置。

公开(公告)号：US07355264B2

公开(公告)日：2008-04-08

申请号：US11520254

申请日：2006-09-13

申请人： Yinon Degani ,  Yinchao Chen ,  Yu Fan ,  Charley Chunlei Gao ,  Kunquan Sun ,  Liquo Sun

发明人： Yinon Degani ,  Yinchao Chen ,  Yu Fan ,  Charley Chunlei Gao ,  Kunquan Sun ,  Liquo Sun

IPC分类号： H01L23/48

CPC分类号： H01F17/0006 ,  H01F2017/002 ,  H01F2017/0086 ,  H01L27/0641 ,  H01L28/10 ,  H01L2924/0002 ,  H01L2924/00

摘要： The specification describes flip bonded dual substrate inductors wherein a portion of the inductor is constructed on a base IPD substrate, a mating portion of the inductor is constructed on a cover (second) substrate. The cover substrate is then flip bonded to the base substrate, thus mating the two portions of the inductor. Using this approach, a two level inductor can be constructed without using a multilevel substrate. Using two two-level substrates yields a four-level flip bonded dual substrate inductor.

摘要翻译： 该说明书描述了翻转接合双衬底电感器，其中电感器的一部分构造在基底IPD衬底上，电感器的配合部分构造在覆盖（第二）衬底上。 然后将覆盖基板翻转接合到基底基板，从而将电感器的两部分配合。 使用这种方法，可以在不使用多层衬底的情况下构建双电平电感器。 使用两个两级基板产生四电平翻转接合双基板电感。

公开(公告)号：US20080061420A1

公开(公告)日：2008-03-13

申请号：US11520254

申请日：2006-09-13

申请人： Yinon Degani ,  Yinchao Chen ,  Yu Fan ,  Charley Chunlei Gao ,  Kunquan Sun ,  Liquo Sun

发明人： Yinon Degani ,  Yinchao Chen ,  Yu Fan ,  Charley Chunlei Gao ,  Kunquan Sun ,  Liquo Sun

IPC分类号： H01L23/02 ,  H01L21/00

CPC分类号： H01F17/0006 ,  H01F2017/002 ,  H01F2017/0086 ,  H01L27/0641 ,  H01L28/10 ,  H01L2924/0002 ,  H01L2924/00

摘要： The specification describes flip bonded dual substrate inductors wherein a portion of the inductor is constructed on a base IPD substrate, a mating portion of the inductor is constructed on a cover (second) substrate. The cover substrate is then flip bonded to the base substrate, thus mating the two portions of the inductor. Using this approach, a two level inductor can be constructed without using a multilevel substrate. Using two two-level substrates yields a four-level flip bonded dual substrate inductor.

摘要翻译： 该说明书描述了翻转接合双衬底电感器，其中电感器的一部分构造在基底IPD衬底上，电感器的配合部分构造在覆盖（第二）衬底上。 然后将覆盖基板翻转接合到基底基板，从而将电感器的两部分配合。 使用这种方法，可以在不使用多层衬底的情况下构建双电平电感器。 使用两个两级基板产生四电平翻转接合双基板电感。

公开(公告)号：US07061258B2

公开(公告)日：2006-06-13

申请号：US10997629

申请日：2004-11-24

申请人： Yinon Degani ,  Charley Chunlei Gao ,  King Lien Tai

发明人： Yinon Degani ,  Charley Chunlei Gao ,  King Lien Tai

IPC分类号： G01R31/02

CPC分类号： G01R1/0735

摘要： A flexible membrane test apparatus and test method for high-speed IC chips. The method and apparatus rely on locating the reference components of the test circuit very close to the contact pads of the IC chip under test. This is achieved in one embodiment by locating those components adjacent to the flexible membrane. In another embodiment, the reference components may be attached to the membrane itself, so the length of the runners connecting the contact points of the tester and the critical reference components is optimally reduced. In yet a further embodiment, the entire test circuit, in the form of an IC test chip, is located on the membrane.

摘要翻译： 一种用于高速IC芯片的柔性膜测试装置和测试方法。 该方法和装置依赖于将测试电路的参考部件定位得非常靠近被测IC芯片的接触焊盘。 这在一个实施例中通过将这些部件定位在与柔性膜相邻的位置来实现。 在另一个实施例中，参考部件可以附接到膜本身，因此连接测试器的接触点和关键参考部件的流道的长度被最佳地减小。 在又一个实施例中，以IC测试芯片的形式的整个测试电路位于膜上。

公开(公告)号：US07382056B2

公开(公告)日：2008-06-03

申请号：US11030754

申请日：2005-01-06

申请人： Anthony M. Chiu ,  Yinon Degani ,  Charley Chunlei Gao ,  Kunquan Sun ,  Liquo Sun

发明人： Anthony M. Chiu ,  Yinon Degani ,  Charley Chunlei Gao ,  Kunquan Sun ,  Liquo Sun

IPC分类号： H01L23/52

CPC分类号： H01L25/16 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49833 ,  H01L23/645 ,  H01L23/66 ,  H01L24/16 ,  H01L24/48 ,  H01L24/73 ,  H01L27/016 ,  H01L28/10 ,  H01L28/20 ,  H01L28/40 ,  H01L2224/16145 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/06513 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/10253 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/19011 ,  H01L2924/19015 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19103 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2224/48237 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： The specification describes a multi-chip module (MCM) that contains an integrated passive device (IPD) as the carrier substrate (IPD MCM). Parasitic electrical interactions are controlled at one or both interfaces of the IPD either by eliminating metal from the interfaces, or by selective use of metal in parts of the MCM that are remote from the sensitive device components. The sensitive device components are primarily analog circuit components, especially RF inductor elements. In the IPD layout, the sensitive components are segregated from other components. This allows implementation of the selective metal approach. It also allows parasitic interactions on top of the IPD substrate to be reduced by selective placement of IC semiconductor chips and IC chip ground planes. In preferred embodiments of the IPD MCM of the invention, the IPD substrate is polysilicon, to further minimize RF interactions. The various methods of assembling the module may be adapted to keep the overall thickness within 1.0 mm.

摘要翻译： 该规范描述了一种包含集成无源器件（IPD）作为载体衬底（IPD MCM）的多芯片模块（MCM）。 通过从接口中消除金属，或通过选择性地使用远离敏感器件部件的MCM部分中的金属，在IPD的一个或两个接口处控制寄生电学相互作用。 敏感器件组件主要是模拟电路组件，特别是RF电感元件。 在IPD布局中，敏感组件与其他组件隔离。 这允许实施选择性金属方法。 它还允许通过IC半导体芯片和IC芯片接地层的选择性放置来减少IPD衬底顶部的寄生相互作用。 在本发明的IPD MCM的优选实施方案中，IPD衬底是多晶硅，以进一步最小化RF相互作用。 组装模块的各种方法可以适于将总体厚度保持在1.0mm内。

公开(公告)号：US06867607B2

公开(公告)日：2005-03-15

申请号：US10053818

申请日：2002-01-22

申请人： Yinon Degani ,  Charley Chunlei Gao ,  King Lien Tai

发明人： Yinon Degani ,  Charley Chunlei Gao ,  King Lien Tai

IPC分类号： G01R1/073 ,  G01R31/02

CPC分类号： G01R1/0735

摘要： The specification describes a flexible membrane test apparatus and test method for high-speed IC chips. The method and apparatus rely on locating the reference components of the test circuit very close to the contact pads of the IC chip under test. This is achieved in one embodiment by locating those components adjacent to the flexible membrane. In another embodiment, the reference components may be attached to the membrane itself, so the length of the runners connecting the contact points of the tester and the critical reference components is optimally reduced. In yet a further embodiment, the entire test circuit, in the form of an IC test chip, is located on the membrane.

摘要翻译： 该说明书描述了用于高速IC芯片的柔性膜测试装置和测试方法。 该方法和装置依赖于将测试电路的参考部件定位得非常靠近被测IC芯片的接触焊盘。 这在一个实施例中通过将这些部件定位在与柔性膜相邻的位置来实现。 在另一个实施例中，参考部件可以附接到膜本身，因此连接测试器的接触点和关键参考部件的流道的长度被最佳地减小。 在又一个实施例中，以IC测试芯片的形式的整个测试电路位于膜上。